Serviço de análise de esquemas

Para permitir uma análise esquemática, forneça o seguinte:

1. Arquivos de design em um dos seguintes formatos:

   a.  Arquivo Cadence Allegro* Board/MCM versão 14.x, 15.x, 16.x (*.BRD ou *.MCM)

   b.  Arquivos Esquemáticos Empacotados Cadence Concept* HDL versões 16.x (pstxref.dat, pstchip.dat, e pstxprt.dat)

   c.  Arquivos Esquemáticos Cadence OrCAD* Capture versão 9.2, 10.x ou 16.x (Não hierárquicos: *.EDF, Hierárquicos: pstxprt.dat, pstchip.dat, e pstxnet.dat)

   d.  Arquivos esquemáticos Mentor Expedition* Exported EDIF versão 16.x (*.EDF)

   e.  Arquivos Esquemáticos Zuken Design Gateway* Exported EDIF versão 8.000, 8.010 (*.EDF, [Versões entre 8.000 e 2012.100 não têm suporte])

   f.  Arquivos Esquemáticos Zuken Design Gateway* Exported ISCF versão 2012.100 ou mais recente (*.ISCF [Formato Preferencial])

   g.  Arquivos Esquemáticos Zuken System Designer* Exported EDIF versão 13.0 (*.EDF [Versões entre 13.0 e 15.0 não têm suporte])

   h.  Arquivos Esquemáticos Zuken System Designer* Exported ISCF versão 15.0 ou mais recente (*.ISCF [Formato Preferencial])

   i.  Arquivos Esquemáticos Mentor Expedition* Exported EDIF versão EE2007.x (*.EDF ou *.HKP)
   Nota: Certifique-se de que a opção “Generate flat EDIF Netlist” esteja selecionada se fornecer um arquivo Mentor .EDF do Design Capture ou do Design View. Para DxDesigner, use Geração de EDIF Esquemática (Schematic Writer). É necessária Licença Opcional para o Schematic Writer (220524 EDIF 200 Graphics I/F Op SW). Design Capture também pode usar Schematic Writer.

    

2. Esquemas no formato .PDF, pesquisável por coordenadas x-y e referências fora da página

   a.  Isso DEVE corresponder ao arquivo esquemático associado

   b.  Combine os nomes de rede do processador e pinos do chipset com os listados nas respectivas fichas técnicas. Se os nomes de rede não forem idênticos, envie uma planilha usando os mesmos nomes de rede que a ficha técnica. (Como uma opção, forneça uma lista com os nomes de rede das redes de voltagem modo em espera, reinicialização e sempre ativo).

    

3. Diagrama de blocos de alto nível design esquemático
   (Documento separado opcional: pode ser incluído no arquivo esquemático solicitado no item 2 acima.)

   a.  Nome da plataforma e processador sendo usado

   b.  Referências de número de página por bloco que corresponde às páginas esquemáticas

Também recomendamos que você forneça uma lista do nome do dispositivo Intel com o designador de referência equivalente para os principais componentes da Intel em design, juntamente com uma lista de componentes No Stuff/Unplaced/No Fit e notas sobre configurações de interfaces, como o modo de operação de monitores etc.

A Intel fará o possível para fornecer um relatório final dentro de cinco dias úteis após o envio de todo o material, frequentemente concluindo o relatório mais brevemente.

Solicite agora >