Intel® FPGA Compute Express Link (CXL) IP
Primeiro FPGA enviado com hard IP CXL com até 4x mais largura de banda por porta.1
Agora com suporte para revisão de especificação de CXL 1.1 e 2.0.
Intel® FPGA Compute Express Link (CXL) IP
Disponível com o software de projeto Quartus Prime v22.4
O Compute Express Link (CXL) é o novo processador para protocolo de link periférico/acelerador. Ele é baseado e adiciona funcionalidade adicional além do protocolo PCIe existente, permitindo uma comunicação coerente entre os dois lados. Isso permite que um link CXL habilite um desempenho de largura de banda eficiente e de baixa latência quando usado com os aceleradores em linha ou Look-aside para computação heterogênea.
Para aqueles que procuram criar ou usar um acelerador baseado em FPGA, o protocolo Hard IP do CXL está disponível no R-tile, que é incorporado em membros selecionados das famílias FPGA Intel Agilex® 7 série I e FPGA Intel Agilex® 7 série M. O Hard IP permite o suporte de configuração PCIe 5.0 x16 de largura de banda completa, com o uso mínimo dos recursos da malha de FPGA.
Implementando aceleradores dedicados CXL com FPGAs Intel Agilex® 7
Os FPGAs Intel Agilex® 7 suportam o CXL por meio de R-Tile hard IP.
Disponível como hard IP2 (HIP) em R-Tile:
- Obtenha desempenho completo do PCIe 5.0 x16 e totalmente validado com processadores Intel® Xeon® da 4ª Geração
- Entre em contato com a Intel para obter resultados do workshop do Compute Express Link Consortium com solução Intel® FPGA CXL
- Compatível com o Compute Express Link Consortium fornecido pelo software de certificação CXL (CXL_CV_app)
Lógica de suporte FPGA fornecida para cada tipo de dispositivo CXL:
- Acelerador tipo 1 (número da peça para pedido: IP-CXLTYP1)
- Acelerador tipo 2 (número da peça para pedido: IP-CXLTYP2)
- Expansor de memória tipo 3 (número da peça para pedido: IP-CXLTYP3DDR)
- Inclui exemplo de design de FPGA, 3modelo de simulação e kit de ferramentas de depuração
- Os designs de exemplos selecionados são otimizados para trabalhar em kits de desenvolvimento direcionados
Arquitetura de subsistema de memória conectada por dispositivos flexíveis:
- Permite que o usuário misture e gerencie diferentes tipos de memória/controladores
- Blocos M20K, DDR4, DDR5, LPDDR5, HBM2e, SSD
Status do IP
Status da solicitação |
Preliminar |
Códigos de pedidos |
|
Intel® FPGA Compute Express Link (CXL) IP |
IP-CXLTYP1 IP-CXLTYP2 IP-CXLTYP3DDR |
Para ativar o hard IP CXL e receber o invólucro do R-Tile soft CXL e a lógica de suporte soft, a compra/ativação de uma licença de IP CXL separada é necessária para o uso adequado com o Software de projeto Intel® Quartus® Prime. Entre em contato com seu representante local de vendas da Intel para obter detalhes sobre preços.
Para ativar uma licença de teste de 30 ou 60 dias, entre em contato com seu representante local de vendas da Intel.