Revolucione o Processamento de Sinal Digital para Flexibilidade, Adaptabilidade e Desempenho
Alcance um alto desempenho mantendo também a flexibilidade para atender às necessidades atuais de DSP e adaptar-se perfeitamente aos futuros desafios da IA usando bloco de DSP aprimorado com tensor de IA.
Flexibilidade, Adaptabilidade e Desempenho
Os desenvolvedores enfrentam o desafio de escolher soluções para satisfazer tanto às necessidades de desempenho atuais quanto às futuras de desempenho e consumo, ao mesmo tempo em que competem na revolução atual da IA. O bloco de DSP aprimorado com tensor de IA usa suporte de precisão variável para oferecer a flexibilidade necessária para alternar facilmente entre diferentes tipos de dados. Sua precisão permite que os desenvolvedores adaptem o FPGA a diversos requisitos de aplicativos sem a necessidade de modificações significativas de hardware. Os tensores de IA incluídos em cada bloco de DSP proporcionam o poder de processamento para adotar cargas de trabalho de IA em dispositivos FPGA de alto desempenho e baixo consumo de energia.
Saiba como os Intel FPGAs com bloco de DSP Criam Soluções
IA
A adição revolucionária de tensores de IA ao bloco DSP de FPGA tradicional permite o suporte para aplicativos de IA com operações vetoriais e matriciais de alto desempenho em um dispositivo FPGA escalável, com recursos e consumo de energia eficientes.
Industrial
Aplicativos industriais de DSP, como robótica, visão computacional, soluções inteligentes de energia e iniciativas da Indústria 4.0 exigem sistemas personalizáveis e flexíveis. Esses aplicativos são bem suportados pela aritmética de precisão única, meia precisão e complexa de 16 bits em cada DSP com tensor de IA.
Comunicação sem Fio
A flexibilidade oferecida pelo suporte de precisão variável integrado em cada bloco de DSP com IA torna esta tecnologia uma escolha ideal para atender à diversidade de soluções de comunicação sem fio atuais, que abrangem diferentes faixas de frequência, larguras de banda, padrões e requisitos de design.
Militar
Os aplicativos militares se beneficiam muito do suporte de precisão mista fixo e de ponto flutuante fornecido pelo DSP de precisão variável com tensor de IA, que oferece aos desenvolvedores precisão para o desempenho enquanto controla os recursos e reduz o consumo de energia.
Primeiros Passos
Intel® FPGAs
Saiba mais sobre os diferentes Intel FPGAs com blocos de DSP de precisão variável.
Etapa 1
Baixe o Software de projeto Intel® Quartus® Prime mais recente. Um complemento opcional do DSP Builder está disponível com o download do software de design.
Etapa 2
Navegue pelos diferentes IPs Intel FPGA para processamento de vídeo e visão computacional, detecção e correção de erros, filtros, ponto flutuante, modulação e demodulação e transformações.
Etapa 3 (Opcional)
Adicione o DSP Builder for Intel® FPGAs, acesse as informações de suporte de licenciamento e obtenha um software de avaliação de 30 dias da MathWorks.
Perguntas frequentes
Perguntas frequentes
Um bloco de DSP de precisão variável é um bloco de IP reforçado em termos de energia e de área que equilibra recursos de computação com precisão. Cada bloco de DSP pode ser configurado de forma independente ou em cascata para escalar para processamento de alta intensidade.
Por exemplo, ele pode suportar uma aritmética de ponto flutuante de precisão única ou o dobro do número de operações de meia precisão no mesmo hardware. No total, ele suporta operações de 6xINT9, ou 2xINT16, ou 1xCINT16, ou 2xINT18x19, ou 1xINT24, ou 1xINT27, ou 2xBfloat16, ou 2xFP16, ou 2xTFP32, ou 1xFP32, todas com o mesmo hardware.
Um tensor é um objeto matemático usado para representar matrizes de dados multidimensionais. Os tensores generalizam escalares (0 dimensões), vetores (1 dimensão) e matrizes (2 dimensões) para arranjos de dimensões superiores. Nos Intel® FPGAs, três tensores são fornecidos em cada bloco de DSP, e cada um suporta até 40 operações INT8 por clock.
O Intel® DSP com tensor de IA inclui os tensores dentro do bloco de DSP. A localização compartilhada dos arranjos de tensores no bloco de DSP ao lado da estrutura interna lógica reduz a necessidade de transferências de dados e gargalos, bem como reduz os desafios do processo de lugar e rota.