FPGA Intel® Stratix® 10 TX 1650

Especificações

Especificações de E/S

Tecnologias avançadas

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50E1VG

  • MM# 986198
  • Código de especificação SREVU
  • Código de pedido 1ST165EU1F50E1VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50I1VG

  • MM# 986199
  • Código de especificação SREVV
  • Código de pedido 1ST165EU1F50I1VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50E1VG

  • MM# 986200
  • Código de especificação SREVW
  • Código de pedido 1ST165EU2F50E1VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50E2LG

  • MM# 986201
  • Código de especificação SREVX
  • Código de pedido 1ST165EU2F50E2LG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50E2VG

  • MM# 986202
  • Código de especificação SREVY
  • Código de pedido 1ST165EU2F50E2VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I1VG

  • MM# 986203
  • Código de especificação SREVZ
  • Código de pedido 1ST165EU2F50I1VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2LG

  • MM# 986204
  • Código de especificação SREW0
  • Código de pedido 1ST165EU2F50I2LG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2VG

  • MM# 986205
  • Código de especificação SREW1
  • Código de pedido 1ST165EU2F50I2VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50E3VG

  • MM# 986206
  • Código de especificação SREW2
  • Código de pedido 1ST165EU3F50E3VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50E3XG

  • MM# 986207
  • Código de especificação SREW3
  • Código de pedido 1ST165EU3F50E3XG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50I3VG

  • MM# 986208
  • Código de especificação SREW4
  • Código de pedido 1ST165EU3F50I3VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU3F50I3XG

  • MM# 986228
  • Código de especificação SREW5
  • Código de pedido 1ST165EU3F50I3XG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50E2LG

  • MM# 986243
  • Código de especificação SREWJ
  • Código de pedido 1ST165EU1F50E2LG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50E2VG

  • MM# 986244
  • Código de especificação SREWK
  • Código de pedido 1ST165EU1F50E2VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50I2LG

  • MM# 986372
  • Código de especificação SREYU
  • Código de pedido 1ST165EU1F50I2LG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU1F50I2VG

  • MM# 986373
  • Código de especificação SREYV
  • Código de pedido 1ST165EU1F50I2VG
  • Revisão B0
  • IDs dos conteúdos das MDDS 706668

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2LGAS

  • MM# 999GJA
  • Código de especificação SRFWT
  • Código de pedido 1ST165EU2F50I2LGAS
  • Revisão B0
  • IDs dos conteúdos das MDDS 810520

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2VGAS

  • MM# 999GJL
  • Código de especificação SRFWU
  • Código de pedido 1ST165EU2F50I2VGAS
  • Revisão B0
  • IDs dos conteúdos das MDDS 800035810520

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2LGBK

  • MM# 99A7VC
  • Código de especificação SRKDQ
  • Código de pedido 1ST165EU2F50I2LGBK
  • Revisão B0
  • IDs dos conteúdos das MDDS 810520

Intel® Stratix® 10 TX 1650 FPGA 1ST165EU2F50I2VGBK

  • MM# 99A7VD
  • Código de especificação SRKDR
  • Código de pedido 1ST165EU2F50I2VGBK
  • Revisão B0
  • IDs dos conteúdos das MDDS 810520

Informações de conformidade da marca

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Informações sobre PCN

SRKDQ

SRKDR

SREW0

SREWK

SREWJ

SREVW

SREVV

SREVU

SRFWU

SREW5

SRFWT

SREW4

SREYV

SREW3

SREYU

SREW2

SREW1

SREVZ

SREVY

SREVX

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

Máximo de transceptores de modulação de amplitude de pulso (PAM4)

O número máximo de transceptores PAM4 no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de modulação de amplitude de pulso (PAM4)

A taxa de dados máxima de PAM4 suportada pelos transceptores PAM4.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Hiper-registros

Os Hyper-Registers são bits de registro adicionais (flip-flops), localizados na interconexão de algumas famílias de dispositivos Intel FPGA, permitindo reprogramação e desenvolvimento da interconexão para habilitar frequências de clock mais altas na malha FPGA.

Segurança do fluxo de bits do FPGA

Dependendo da família de dispositivos Intel® FPGA, vários recursos de segurança estão disponíveis para impedir a cópia do fluxo de bits do cliente e detectar tentativas de manipular o dispositivo durante a operação.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.