FPGA Stratix® V 5SGXBB

Especificações

Especificações de E/S

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3G

  • MM# 99A1HF
  • Código de especificação SRJH0
  • Código de pedido 5SGXMBBR3H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725759

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2G

  • MM# 99A1NF
  • Código de especificação SRJLN
  • Código de pedido 5SGXEBBR1H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725398

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2LG

  • MM# 99A1NH
  • Código de especificação SRJLP
  • Código de pedido 5SGXEBBR1H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 726027

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43I2G

  • MM# 99A1NJ
  • Código de especificação SRJLQ
  • Código de pedido 5SGXEBBR1H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725993

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2G

  • MM# 99A1NK
  • Código de especificação SRJLR
  • Código de pedido 5SGXEBBR2H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725393

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C2LG

  • MM# 99A1NL
  • Código de especificação SRJLS
  • Código de pedido 5SGXEBBR2H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725927

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43C3G

  • MM# 99A1NM
  • Código de especificação SRJLT
  • Código de pedido 5SGXEBBR2H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726185

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2G

  • MM# 99A1NN
  • Código de especificação SRJLU
  • Código de pedido 5SGXEBBR2H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725506

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LG

  • MM# 99A1NP
  • Código de especificação SRJLV
  • Código de pedido 5SGXEBBR2H43I2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725143

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3G

  • MM# 99A1NR
  • Código de especificação SRJLW
  • Código de pedido 5SGXEBBR2H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 724930

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3LG

  • MM# 99A1NT
  • Código de especificação SRJLX
  • Código de pedido 5SGXEBBR2H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 726257

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2G

  • MM# 99A1NV
  • Código de especificação SRJLY
  • Código de pedido 5SGXEBBR3H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726031

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C2LG

  • MM# 99A1NX
  • Código de especificação SRJLZ
  • Código de pedido 5SGXEBBR3H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725208

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C3G

  • MM# 99A1NZ
  • Código de especificação SRJM0
  • Código de pedido 5SGXEBBR3H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725551

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43C4G

  • MM# 99A1P0
  • Código de especificação SRJM1
  • Código de pedido 5SGXEBBR3H43C4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725851

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3G

  • MM# 99A1P1
  • Código de especificação SRJM2
  • Código de pedido 5SGXEBBR3H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725847

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I3LG

  • MM# 99A1P2
  • Código de especificação SRJM3
  • Código de pedido 5SGXEBBR3H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725166

Stratix® V 5SGXBB FPGA 5SGXEBBR3H43I4G

  • MM# 99A1P3
  • Código de especificação SRJM4
  • Código de pedido 5SGXEBBR3H43I4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725336

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2G

  • MM# 99A1VH
  • Código de especificação SRJPP
  • Código de pedido 5SGXMBBR1H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725269

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2LG

  • MM# 99A1VJ
  • Código de especificação SRJPQ
  • Código de pedido 5SGXMBBR1H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725578

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43I2G

  • MM# 99A1VK
  • Código de especificação SRJPR
  • Código de pedido 5SGXMBBR1H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725522

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2G

  • MM# 99A1VL
  • Código de especificação SRJPS
  • Código de pedido 5SGXMBBR2H40I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725373

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I2LG

  • MM# 99A1VM
  • Código de especificação SRJPT
  • Código de pedido 5SGXMBBR2H40I2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725965

Stratix® V 5SGXBB FPGA 5SGXMBBR2H40I3G

  • MM# 99A1VN
  • Código de especificação SRJPU
  • Código de pedido 5SGXMBBR2H40I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 724804

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2G

  • MM# 99A1VP
  • Código de especificação SRJPV
  • Código de pedido 5SGXMBBR2H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726003

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LG

  • MM# 99A1VR
  • Código de especificação SRJPW
  • Código de pedido 5SGXMBBR2H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 726011

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C3G

  • MM# 99A1VT
  • Código de especificação SRJPX
  • Código de pedido 5SGXMBBR2H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 724786

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2G

  • MM# 99A1VW
  • Código de especificação SRJPY
  • Código de pedido 5SGXMBBR2H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725152

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I2LG

  • MM# 99A1VX
  • Código de especificação SRJPZ
  • Código de pedido 5SGXMBBR2H43I2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 694821745842

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3G

  • MM# 99A1VZ
  • Código de especificação SRJQ0
  • Código de pedido 5SGXMBBR2H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 724929

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3LG

  • MM# 99A1W0
  • Código de especificação SRJQ1
  • Código de pedido 5SGXMBBR2H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 724985

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2G

  • MM# 99A1W1
  • Código de especificação SRJQ2
  • Código de pedido 5SGXMBBR3H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725536

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LG

  • MM# 99A1W2
  • Código de especificação SRJQ3
  • Código de pedido 5SGXMBBR3H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 724787

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C4G

  • MM# 99A1W3
  • Código de especificação SRJQ5
  • Código de pedido 5SGXMBBR3H43C4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725171

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3G

  • MM# 99A1W4
  • Código de especificação SRJQ6
  • Código de pedido 5SGXMBBR3H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726246

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I3LG

  • MM# 99A1W5
  • Código de especificação SRJQ7
  • Código de pedido 5SGXMBBR3H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725273

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43I4G

  • MM# 99A1W6
  • Código de especificação SRJQ9
  • Código de pedido 5SGXMBBR3H43I4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726032

Obsoletado e fora de linha

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2

  • MM# 969152
  • Código de especificação SR7PB
  • Código de pedido 5SGXEBBR2H43I2
  • Revisão A1
  • IDs dos conteúdos das MDDS 698126

Stratix® V 5SGXBB FPGA 5SGXEBBR1H43C2N

  • MM# 969153
  • Código de especificação SR7PA
  • Código de pedido 5SGXEBBR1H43C2N
  • Revisão A1
  • IDs dos conteúdos das MDDS 694275

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I3L

  • MM# 969154
  • Código de especificação SR7PD
  • Código de pedido 5SGXEBBR2H43I3L
  • Revisão A1
  • IDs dos conteúdos das MDDS 700887

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2LN

  • MM# 969155
  • Código de especificação SR7PC
  • Código de pedido 5SGXEBBR2H43I2LN
  • Revisão A1
  • IDs dos conteúdos das MDDS 699648745495

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43C2LN

  • MM# 969368
  • Código de especificação SR7VP
  • Código de pedido 5SGXMBBR2H43C2LN
  • Revisão A1
  • IDs dos conteúdos das MDDS 697436745587

Stratix® V 5SGXBB FPGA 5SGXMBBR1H43C2N

  • MM# 969369
  • Código de especificação SR7VM
  • Código de pedido 5SGXMBBR1H43C2N
  • Revisão A1
  • IDs dos conteúdos das MDDS 702506

Stratix® V 5SGXBB FPGA 5SGXMBBR2H43I3N

  • MM# 969370
  • Código de especificação SR7VQ
  • Código de pedido 5SGXMBBR2H43I3N
  • Revisão A1
  • IDs dos conteúdos das MDDS 693863744991

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C3N

  • MM# 969371
  • Código de especificação SR7VS
  • Código de pedido 5SGXMBBR3H43C3N
  • Revisão A1
  • IDs dos conteúdos das MDDS 694722

Stratix® V 5SGXBB FPGA 5SGXMBBR3H43C2LN

  • MM# 969372
  • Código de especificação SR7VR
  • Código de pedido 5SGXMBBR3H43C2LN
  • Revisão A1
  • IDs dos conteúdos das MDDS 700768

Stratix® V 5SGXBB FPGA 5SGXEBBR2H43I2L

  • MM# 970503
  • Código de especificação SR8RL
  • Código de pedido 5SGXEBBR2H43I2L
  • Revisão A1
  • IDs dos conteúdos das MDDS 697191

Informações de conformidade da marca

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Informações sobre PCN

SR7VS

SR7VR

SR7VQ

SR8RL

SR7VP

SRJH0

SR7VM

SR7PD

SR7PC

SR7PB

SR7PA

SRJLY

SRJLZ

SRJLQ

SRJM2

SRJPU

SRJQ6

SRJLR

SRJM3

SRJPV

SRJQ7

SRJLS

SRJM4

SRJPW

SRJLT

SRJPX

SRJQ9

SRJLU

SRJPY

SRJLV

SRJPZ

SRJLW

SRJLX

SRJQ0

SRJPP

SRJQ1

SRJPQ

SRJQ2

SRJLN

SRJPR

SRJQ3

SRJM0

SRJPS

SRJLP

SRJM1

SRJPT

SRJQ5

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.