FPGA Stratix® V 5SGXB9

Especificações

Especificações de E/S

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2G

  • MM# 99A1MT
  • Código de especificação SRJL5
  • Código de pedido 5SGXEB9R1H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725990

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43C2LG

  • MM# 99A1MV
  • Código de especificação SRJL6
  • Código de pedido 5SGXEB9R1H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 724981

Stratix® V 5SGXB9 FPGA 5SGXEB9R1H43I2G

  • MM# 99A1MW
  • Código de especificação SRJL7
  • Código de pedido 5SGXEB9R1H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725704

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2G

  • MM# 99A1MX
  • Código de especificação SRJL8
  • Código de pedido 5SGXEB9R2H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726307

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C2LG

  • MM# 99A1MZ
  • Código de especificação SRJL9
  • Código de pedido 5SGXEB9R2H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725575

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43C3G

  • MM# 99A1N0
  • Código de especificação SRJLA
  • Código de pedido 5SGXEB9R2H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725653

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2G

  • MM# 99A1N1
  • Código de especificação SRJLB
  • Código de pedido 5SGXEB9R2H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726010

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I2LG

  • MM# 99A1N2
  • Código de especificação SRJLC
  • Código de pedido 5SGXEB9R2H43I2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 726326

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3G

  • MM# 99A1N3
  • Código de especificação SRJLD
  • Código de pedido 5SGXEB9R2H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725312

Stratix® V 5SGXB9 FPGA 5SGXEB9R2H43I3LG

  • MM# 99A1N5
  • Código de especificação SRJLE
  • Código de pedido 5SGXEB9R2H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725649

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2G

  • MM# 99A1N6
  • Código de especificação SRJLF
  • Código de pedido 5SGXEB9R3H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725266

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LG

  • MM# 99A1N7
  • Código de especificação SRJLG
  • Código de pedido 5SGXEB9R3H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725244

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C3G

  • MM# 99A1N8
  • Código de especificação SRJLH
  • Código de pedido 5SGXEB9R3H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725103

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C4G

  • MM# 99A1N9
  • Código de especificação SRJLJ
  • Código de pedido 5SGXEB9R3H43C4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725647

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3G

  • MM# 99A1NA
  • Código de especificação SRJLK
  • Código de pedido 5SGXEB9R3H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725311

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3LG

  • MM# 99A1NC
  • Código de especificação SRJLL
  • Código de pedido 5SGXEB9R3H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 724823

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I4G

  • MM# 99A1ND
  • Código de especificação SRJLM
  • Código de pedido 5SGXEB9R3H43I4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725550

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2G

  • MM# 99A1TV
  • Código de especificação SRJP6
  • Código de pedido 5SGXMB9R1H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 724870

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43C2LG

  • MM# 99A1TW
  • Código de especificação SRJP7
  • Código de pedido 5SGXMB9R1H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725005

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2G

  • MM# 99A1TX
  • Código de especificação SRJP8
  • Código de pedido 5SGXMB9R1H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725698

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2G

  • MM# 99A1TZ
  • Código de especificação SRJP9
  • Código de pedido 5SGXMB9R2H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726069744237

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C2LG

  • MM# 99A1V0
  • Código de especificação SRJPA
  • Código de pedido 5SGXMB9R2H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 724799

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43C3G

  • MM# 99A1V2
  • Código de especificação SRJPB
  • Código de pedido 5SGXMB9R2H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2G

  • MM# 99A1V3
  • Código de especificação SRJPC
  • Código de pedido 5SGXMB9R2H43I2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725865

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I2LG

  • MM# 99A1V4
  • Código de especificação SRJPD
  • Código de pedido 5SGXMB9R2H43I2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725309

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3G

  • MM# 99A1V5
  • Código de especificação SRJPE
  • Código de pedido 5SGXMB9R2H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 726268

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2G

  • MM# 99A1V7
  • Código de especificação SRJPG
  • Código de pedido 5SGXMB9R3H43C2G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725520

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C2LG

  • MM# 99A1V8
  • Código de especificação SRJPH
  • Código de pedido 5SGXMB9R3H43C2LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 726030

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C3G

  • MM# 99A1V9
  • Código de especificação SRJPJ
  • Código de pedido 5SGXMB9R3H43C3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725386

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43C4G

  • MM# 99A1VA
  • Código de especificação SRJPK
  • Código de pedido 5SGXMB9R3H43C4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725113

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3G

  • MM# 99A1VC
  • Código de especificação SRJPL
  • Código de pedido 5SGXMB9R3H43I3G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725223

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LG

  • MM# 99A1VD
  • Código de especificação SRJPM
  • Código de pedido 5SGXMB9R3H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 726305

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I4G

  • MM# 99A1VG
  • Código de especificação SRJPN
  • Código de pedido 5SGXMB9R3H43I4G
  • Revisão A1
  • IDs dos conteúdos das MDDS 725379

Stratix® V 5SGXB9 FPGA 5SGXMB9R2H43I3LG

  • MM# 99A237
  • Código de especificação SRJQF
  • Código de pedido 5SGXMB9R2H43I3LG
  • Revisão A1
  • IDs dos conteúdos das MDDS 725508

Obsoletado e fora de linha

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43I3N

  • MM# 969150
  • Código de especificação SR7P9
  • Código de pedido 5SGXEB9R3H43I3N
  • Revisão A1
  • IDs dos conteúdos das MDDS 701878

Stratix® V 5SGXB9 FPGA 5SGXMB9R1H43I2N

  • MM# 969261
  • Código de especificação SR7SJ
  • Código de pedido 5SGXMB9R1H43I2N
  • Revisão A1
  • IDs dos conteúdos das MDDS 700726

Stratix® V 5SGXB9 FPGA 5SGXMB9R3H43I3LN

  • MM# 969262
  • Código de especificação SR7SK
  • Código de pedido 5SGXMB9R3H43I3LN
  • Revisão A1
  • IDs dos conteúdos das MDDS 699846

Stratix® V 5SGXB9 FPGA 5SGXEB9R3H43C2LN

  • MM# 970502
  • Código de especificação SR8RK
  • Código de pedido 5SGXEB9R3H43C2LN
  • Revisão A1
  • IDs dos conteúdos das MDDS 698650

Informações de conformidade da marca

  • ECCN 3A001.A.7.B
  • CCATS G171972
  • US HTS 8542390001

Informações sobre PCN

SRJL9

SRJPA

SR8RK

SRJPB

SRJPC

SRJPD

SRJP6

SRJP7

SRJP8

SRJL5

SRJP9

SRJL6

SRJL7

SRJL8

SR7P9

SRJQF

SR7SK

SRJPM

SRJLJ

SRJPN

SRJLK

SRJLL

SRJLM

SR7SJ

SRJLA

SRJPE

SRJLB

SRJLC

SRJPG

SRJLD

SRJPH

SRJLE

SRJLF

SRJPJ

SRJLG

SRJPK

SRJLH

SRJPL

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Máximo de transceptores de NRZ (Non-Return to Zero)

O número máximo de transceptores de NRZ no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Taxa de dados máxima de NRZ (Non-Return to Zero)

A taxa de dados máxima de NRZ suportada pelos transceptores de NRZ.
† A taxa de dados real pode ser mais baixa dependendo do nível de velocidade do transceptor.

IP Definitiva do Protocolo do transceptor

Propriedade intelectual rígida disponível no dispositivo Intel FPGA para suportar os transceptores seriais de alta velocidade. O IP rígido do protocolo do transceptor economiza energia e recursos do FPGA em comparação com o IP equivalente, e simplifica a implementação do protocolo serial.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.