FPGA Cyclone® V 5CSEA2

Especificações

Especificações de E/S

Especificações de encapsulamento

Informações complementares

Pedidos e conformidade

Informações sobre especificações e pedidos

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19C8N

  • MM# 965715
  • Código de especificação SR4SG
  • Código de pedido 5CSEBA2U19C8N
  • Revisão A1
  • IDs dos conteúdos das MDDS 698216745206

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19C8SN

  • MM# 965716
  • Código de especificação SR4SH
  • Código de pedido 5CSEBA2U19C8SN
  • Revisão A1
  • IDs dos conteúdos das MDDS 692114745714

Cyclone® V 5CSEA2 FPGA 5CSEMA2U23I7N

  • MM# 965722
  • Código de especificação SR4SP
  • Código de pedido 5CSEMA2U23I7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 695327745200

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19A7N

  • MM# 965984
  • Código de especificação SR50A
  • Código de pedido 5CSEBA2U19A7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 691891744780

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23C7SN

  • MM# 965985
  • Código de especificação SR50B
  • Código de pedido 5CSEBA2U23C7SN
  • Revisão A1
  • IDs dos conteúdos das MDDS 699864

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23I7

  • MM# 965986
  • Código de especificação SR50C
  • Código de pedido 5CSEBA2U23I7
  • Revisão A1
  • IDs dos conteúdos das MDDS 699325

Cyclone® V 5CSEA2 FPGA 5CSEMA2U23C8N

  • MM# 966131
  • Código de especificação SR54M
  • Código de pedido 5CSEMA2U23C8N
  • Revisão A1
  • IDs dos conteúdos das MDDS 701955745258

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19I7SN

  • MM# 968364
  • Código de especificação SR70F
  • Código de pedido 5CSEBA2U19I7SN
  • Revisão A1
  • IDs dos conteúdos das MDDS 692672744540

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23C6N

  • MM# 968365
  • Código de especificação SR70G
  • Código de pedido 5CSEBA2U23C6N
  • Revisão A1
  • IDs dos conteúdos das MDDS 702323

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23C8SN

  • MM# 968367
  • Código de especificação SR70J
  • Código de pedido 5CSEBA2U23C8SN
  • Revisão A1
  • IDs dos conteúdos das MDDS 701616746239

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19C6N

  • MM# 968972
  • Código de especificação SR7J0
  • Código de pedido 5CSEBA2U19C6N
  • Revisão A1
  • IDs dos conteúdos das MDDS 696954

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23C8N

  • MM# 968973
  • Código de especificação SR7J1
  • Código de pedido 5CSEBA2U23C8N
  • Revisão A1
  • IDs dos conteúdos das MDDS 695375745099

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23I7N

  • MM# 968974
  • Código de especificação SR7J2
  • Código de pedido 5CSEBA2U23I7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 700846745423

Cyclone® V 5CSEA2 FPGA 5CSEMA2U23C7N

  • MM# 968992
  • Código de especificação SR7JM
  • Código de pedido 5CSEMA2U23C7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 692442745703

Cyclone® V 5CSEA2 FPGA 5CSEMA2U23A7N

  • MM# 969118
  • Código de especificação SR7N9
  • Código de pedido 5CSEMA2U23A7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 698975

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19I7N

  • MM# 970627
  • Código de especificação SR8V8
  • Código de pedido 5CSEBA2U19I7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 697730746443

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23A7N

  • MM# 970628
  • Código de especificação SR8V9
  • Código de pedido 5CSEBA2U23A7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 692121746510

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23C7N

  • MM# 970629
  • Código de especificação SR8VA
  • Código de pedido 5CSEBA2U23C7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 694464

Cyclone® V 5CSEA2 FPGA 5CSEBA2U23I7SN

  • MM# 970630
  • Código de especificação SR8VB
  • Código de pedido 5CSEBA2U23I7SN
  • Revisão A1
  • IDs dos conteúdos das MDDS 695640

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19C7N

  • MM# 973768
  • Código de especificação SRBN0
  • Código de pedido 5CSEBA2U19C7N
  • Revisão A1
  • IDs dos conteúdos das MDDS 695806

Cyclone® V 5CSEA2 FPGA 5CSEBA2U19C7SN

  • MM# 973769
  • Código de especificação SRBN1
  • Código de pedido 5CSEBA2U19C7SN
  • Revisão A1
  • IDs dos conteúdos das MDDS 694875

Cyclone® V 5CSEA2 FPGA 5CSEMA2U23C6N

  • MM# 973783
  • Código de especificação SRBNC
  • Código de pedido 5CSEMA2U23C6N
  • Revisão A1
  • IDs dos conteúdos das MDDS 692905

Informações de conformidade da marca

  • ECCN EAR99
  • CCATS NA
  • US HTS 8542390001

Informações sobre PCN

SR4SP

SR70J

SR7J1

SR7J0

SR8V9

SR7JM

SR8V8

SRBNC

SR50A

SRBN1

SR8VB

SRBN0

SR8VA

SR7N9

SR7J2

SR54M

SR70G

SR70F

SR4SH

SR4SG

SR50C

SR50B

Drivers e software

Drivers e software mais recentes

Downloads disponíveis:
Todos

Nome

Data de introdução

Data em que o produto foi introduzido pela primeira vez.

Litografia

Litografia refere-se à tecnologia de semicondutor usada para fabricar um circuito integrado e é expressa em nanômetro (nm), que indica o tamanho dos recursos integrados ao semicondutor.

Elementos lógicos (LE)

Elementos lógicos (LEs) são as menores unidades de lógica na arquitetura Intel® FPGA. Os LEs são compactos e fornecem recursos avançados com uso lógico eficiente.

Módulos de lógica adaptativa (ALM)

O módulo de lógica adaptativa (ALM) é o bloco de construção lógico em dispositivos FPGA suportados, e foi projetado para maximizar o desempenho e a utilização. Cada ALM possui vários modos de operação diferentes, e pode implementar uma variedade de diferentes funções lógicas combinatórias e sequenciais.

Registros do Módulo de Lógica Adaptativa (ALM)

Os registros do ALM são aqueles bits de registro (flip-flop) contidos nos ALMs e utilizados para implementar lógica sequencial.

Circuitos de malha fechada por fase de E/S e Malha (PLLs)

PLLs de malha e E/S são utilizados para simplificar o design e a implementação das redes de clock na malha do Intel FPGA, e também as redes de clock associadas às células de E/S no dispositivo.

Memória máxima integrada

A capacidade total de todos os blocos de memória embarcados na malha programável do dispositivo Intel FPGA.

Blocos de processamento de sinal digital (DSP)

O bloco de processamento de sinal digital (DSP é o bloco de construção matemático em dispositivos Intel FPGA suportados e contém multiplicadores e acumuladores de alto desempenho para implementar uma variedade de funções de processamento de sinal digital.

Formato de Processamento de sinal digital (DSP)

Dependendo da família do dispositivo Intel FPGA, o bloco DPS suporta diferentes formatos, como ponto flutuante rígido, ponto fixo rígido, multiplicar e acumular, e apenas multiplicar.

Sistema de processador rígido (HPS)

O sistema de processador rígido (HPS) é um sistema de CPU rígido completo contido na malha do Intel FPGA.

Controladores de memória f[isica

Controladores de memória rígidos são utilizados para permitir sistemas de memória externa de alto desempenho conectados ao Intel FPGA. Um controlador de memória rígido economiza energia e recursos do FPGA em comparação ao controlador de memória equivalente, e suporta operação com frequências mais altas.

Interfaces de memória externa (EMIF)

Os protocolos de interface com memória externa suportados pelo dispositivo Intel FPGA.

Número máximo de E/S do usuário

O número máximo de pinos de E/S de uso geral no dispositivo Intel FPGA, no maior pacote disponível.
† O número real pode ser menor dependendo do pacote.

Suporte para Padrões de E/S

Os padrões de interface de E/S de uso geral suportados pelo dispositivo Intel FPGA.

Pares máximos de LVDS

O número máximo de pares de LVDS que podem ser configurados no dispositivo FPGA, no maior pacote disponível. Consulte a documentação do dispositivo quanto aos números de pares de LVDS de recepção e transferência reais por tipo de pacote.

Segurança do fluxo de bits do FPGA

Dependendo da família de dispositivos Intel® FPGA, vários recursos de segurança estão disponíveis para impedir a cópia do fluxo de bits do cliente e detectar tentativas de manipular o dispositivo durante a operação.

Conversor analógico-digital

O conversor analógico-digital é um recurso que converte dados disponível em algumas famílias de dispositivos Intel® FPGA.

Opções de encapsulamento

Dispositivos Intel FPGA estão disponíveis em diferentes tamanhos de pacotes, com diferentes números de E/S e transceptores, para atender aos requisitos de sistema do cliente.