Análise de temporização do software Intel® Quartus® Prime Pro – Parte 4: Interfaces de E/S

Exibir

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652837
2021-09-08
Public

Descrição

Esta é a parte 4 de um curso de 5 partes. Você aprenderá os conceitos básicos de restrição de interfaces de E/S usando o formato SDC (Synopsys* Design Constraints) no Analisador de temporização no software Intel® Quartus® Prime Pro v. 20.3.

Instruções de uso