Análise de temporização do software Intel® Quartus® Prime Pro – Parte 3: Restrições de relógio

Exibir

Intel® FPGA Development Tools Support Intel® FPGA Training Catalog

652874
2021-09-08
Public

Descrição

Esta é a parte 3 de um curso de 5 partes. Você aprenderá a criar relógios, relógios gerados, incerteza de relógio e grupos de relógios usando o formato Synopsys* Design Constraints (SDC) no Analisador de temporização no software Intel® Quartus® Prime Pro v. 20.3.

Instruções de uso