Não há pré-visualização disponível para este material. Por favor, escolha entre as opções de “download” ou “exibir” para obter acesso a ele
Descrição
Este documento apresenta diretrizes de otimização de tempo para um conjunto de cenários de caminho de temporização crítico identificados em projetos de Arria® V FPGA.