FPGA Agilex™ 7 e FPGA SoC Série M
Dispositivos da Série M são otimizados para aplicativos de uso intensivo de computação e memória. Aproveitando a tecnologia de processo Intel 7, esta série é baseada em recursos de dispositivos da série I que oferecem uma extensa hierarquia de memória, incluindo memória de alta largura de banda (HBM) integrada com processamento de sinal digital (DSP) e interfaces de alta eficiência para memória DDR5 com uma Network-on-Chip (NoC) de memória física para maximizar a largura de banda da memória.
FPGA Agilex™ 7 e FPGA SoC Série M
A mais alta largura de banda de memória1
Até
1TBps
como a mais alta largura de banda de memória do setor FPGA1
O maior do setor
DSP
densidade de computação em um FPGA habilitado para HBM2
O primeiro do setor
DDR5
FPGA de ponta habilitado
Até
1TBps
como a mais alta largura de banda de memória do setor FPGA1
O maior do setor
DSP
densidade de computação em um FPGA habilitado para HBM2
O primeiro do setor
DDR5
FPGA de ponta habilitado
FPGA com largura de banda de memória massiva
O FPGA série M, com memória HBM2E incluída e suporte para memória LPDDR5, DDR5 e DDR4, apresenta uma nova network-on-chip (NoC) de memória reforçada para permitir largura de banda de memória massiva com eficiência melhorada e menos recursos de FPGA necessários.
A solução ideal para largura de banda de memória maciça
Veja como os FPGAs série M oferecem uma solução para suas aplicações de largura de banda de memória mais desafiadoras.
Benefícios
Criado para aplicações de memória com largura de banda alta e rápida
A hierarquia de memória ampla e flexível do FPGA série M com controladores de memória reforçados dedicados duplos e a Network on Chip (NoC) de memória reforçada permitem aos designers alcançar a mais alta largura de banda de memória HBM2E e DDR5 e executar a computação de memória perto da malha, reduzindo significativamente os gargalos e a latência da memória.
Alta capacidade de computação
Faça o trabalho de vários FPGAs em um Até 37 TFLOPs de desempenho3, taxas de transceptor de até 116 Gbps e elementos lógicos (LE) de até 3,9 M oferecem densidade extrema em um FPGA.
Suporte para alta largura de banda e conexão coerente com processadores Intel
Conecte diretamente o FPGA Série M aos processadores escaláveis Intel® Xeon® no barramento PCIe 5.0 ou utilize o novo protocolo Compute Express Link (CXL) para desempenho de E/S excepcional na movimentação de cargas de trabalho de computação entre CPU e FPGA.
Casos de uso e aplicações
Supere gargalos de memória
Os FPGAs série M combinam altas densidades de malha e opções de memória flexíveis, como suporte para memória HBM2E, LPDDR5, DDR5 e DDR4, para oferecer o equilíbrio certo entre capacidade, eficiência energética e desempenho para cargas de trabalho orientadas à memória em redes, transmissão, nuvem e muito mais.
Habilite aplicativos de próxima geração com uma superestrada de dados
Oferecendo os transceptores com a mais alta velocidade do setor (116G PAM4), PCIe 5.0, Compute Express Link, Ethernet 400G e a mais alta densidade de computação DSP2, os dispositivos série M podem suportar os requisitos de taxa de transferência das mais exigentes aplicações, do data center até a borda.
Principais recursos
DSP de precisão variável
Até 38 TFLOPs de desempenho3, taxas de transceptor de até 116 Gbps e elementos lógicos (LE) de até 3,9 M oferecem densidade extrema em um FPGA.
Network-on-Chip de memória reforçada
Ao usar o Hard memory NoC, libere a mais alta largura de banda de memória do setor, de até 1 TBps, usando HBM2E no pacote (capacidade de até 32 GB) e um controlador de memória DDR5/LPDDR5 reforçada (compatível com 5.600 Mbps).
Arquitetura FPGA Intel® Hyperflex™ de segunda geração
Essa malha principal oferece vantagens importantes para permitir uma otimização significativa do design e também para oferecer maior desempenho, reduzir a potência total, ampliar a funcionalidade do design e aumentar a produtividade do designer.
Transceptores de 116 Gb/s configuráveis
A série M inclui os transceptores mais rápidos do setor a 58G/116 Gb/s PAM4 e 32 GB/s NRZ para permitir a implantação da Ethernet 800G e de 100 Gb/s de pista única.
PCIe 5.0
O protocolo PCI Express (PCI) é um protocolo serial de alto desempenho, escalável e rico em recursos, com taxas de transferência de dados de 2,6 a 32 gigatransfers por segundo (GT/s).
Compute Express Link (CXL)
O CXL permite conectar a série M ao processador escalável Intel® Xeon®, oferecendo desempenho de E/S excepcional na movimentação de cargas de trabalho entre CPU e FPGA.
Links relacionados
Recursos adicionais
Explore mais conteúdo relacionado a dispositivos Altera® FPGA, como placas de desenvolvimento, propriedade intelectual, suporte e muito mais.
Recursos de suporte técnico
Centro de recursos para treinamento, documentação, downloads, ferramentas e opções de suporte.
Placas de desenvolvimento
Comece agora com nosso FPGA e acelere seu tempo de comercialização com hardware e projetos validados pela Altera.
Propriedade Intelectual
Encurte o ciclo dos seus projetos com um amplo portfólio de núcleos de IP e projetos de referência validados pela Altera.
Design de software FPGA
Explore o software Quartus Prime e nosso conjunto de ferramentas que aprimoram a produtividade para ajudar a concluir rapidamente seus projetos de hardware e software.
Contato de Vendas
Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.
Onde comprar
Entre em contato com um Distribuidor Autorizado Altera® hoje mesmo.
Informações de produto e desempenho
Largura de banda máxima teórica do FPGA Agilex® 7 Série M de 1,099 TBps com 2 bancos de HBM2e usando ECC como dados e 8 DIMMs DDR5 em comparação com a largura de banda de memória de 1,056 TBps Xilinx Versal HBM em 14 de outubro de 2021, e a largura de banda de memória de 7t Achronix Speedster de 0,5 TBps em 14 de outubro de 2021.
A densidade de computação de DSP do FPGA Agilex® 7 Série M foi projetada em 88,6 TOPs de INT8 e 18,45 TFLOPs de FP32, em comparação com o Xilinx Versal HBM em 74,9 TOPs de INT8 e 17,5 TFLOPs de FP32 de 14 de outubro de 2021, e com o Achronix Speedster 7t em 61,4 TFLOPs de INT8 e nenhum suporte para o FP32, em 14 de outubro de 2021.
Cada bloco DSP FPGA Agilex® pode executar duas operações de ponto flutuante (FLOPs) FP16 por ciclo de clock. O total de FLOPs para a configuração do FP16 é obtido pela multiplicação de 2x o número máximo de blocos DSP a serem oferecidos em um único FPGA Agilex™ pela frequência máxima de clock que será especificada para esse bloco.