FPGA e FPGA SoC Arria® V

A família de FPGAs Arria® V oferece a maior largura de banda e oferece a menor potência total para aplicações de faixa média, como unidades de rádio remoto, placas de linha de 10G/40G e equipamentos de estúdio de transmissão. Há cinco variantes específicas, incluindo variantes de SoC com um hard processor system (HPS) dual-core ARM* Cortex*-A9 para atender melhor às suas necessidades de desempenho, energia e integração.

Consulte também: software de projeto, loja de projetos, downloads, comunidade e suporte para o FPGA

FPGA e FPGA SoC Arria® V

Variantes da família

Recurso	FPGA Arria® V GZ	FPGA Arria® V GT	FPGA Arria® V GX	SoC Arria® V ST	SoC Arria® V SX
ALMs (em milhares)	170	190	190	174	174
DSP de precisão variável	1.139	1.156	1.156	1.068	1.068
Blocos M20K	1.700	-	-	-	-
Blocos M10K	-	2.414	2.414	2.282	2.282
Velocidade da interface de memória DDR3	800 MHz	667 MHz	667 MHz	667 MHz	667 MHz
Controladores de memória física	-	4	4	4	4
Transceptores (Gbps)	12,5 Gbps	10,3125	6,5536	10,3125	6,5536
*Bloco de Hard IP PCI Express® (PCIe) Gen3/2/1**	1	-	-	-	-
*Bloco(s) de Hard IP PCIe Gen2/1**	-	2	2	2	2
Segurança de projeto	x	x	x	x	x
Atenuação de transtorno de evento único (SEU)	x	x	x	x	x

Exibir tudo Mostrar menos

Arquitetura Arria® V

Transceptores flexíveis

Quer precise de apenas alguns canais de transceptores, ou até 36, os FPGAs Arria® V oferecem soluções de transceptor para atender a seus requisitos de desempenho e potência para oferecer exatamente o que você precisa para ter sucesso. Clocking flexível, integridade de sinal (SI) superior, os transceptores de menor potência, e a maior quantidade de transceptores são apenas algumas das formas nas quais os FPGAs Arria® V foram projetados para aplicações sensíveis à potência e de alta largura de banda.

Cada transceptor do FPGA Arria® V consiste em: anexo de meio físico, subcamada de codificação física e blocos de Hard IP com flexibilidades de clocking adicionais e canais mais independentes. Todos os canais possuem um PMA e uma PCS completos com uma CDR com PLL de recepção analógico dedicado e independente. Para ajudar desenvolvedores a alcançar velocidades de transceptor de até 12,5 Gbps, suportar um backplane de até 40" e implementar PCIe* Gen3, o Arria® V GZ contém diversos recursos adicionais.

*Nota: Arria® V GX, e GT não possuem Equalizador Linear Adaptativo, EyeQ, PCIe* Gen3 e alguns itens de Hard IP que o Arria® V GZ possui.

Otimizado para baixa potência e baixo custo de sistema

Um único canal de 10,3125 Gbps consumirá menos de 165 mW de energia.
Um único canal de 12,5 Gbps consumirá menos de 200 mW de energia.

Recursos	Arria® V GZ	Arria® V GT	Arria® V GX
Número máximo de transceptores	36	36	36
Transceptores de 12,5 Gbps compatíveis com backplane	x	-	-
Transceptores de 10,3125 Gbps para aplicações de SFF-8431	x	x	-
Transceptores de 6,375 compatíveis com backplane	x	x	x
Equalização linear de tempo contínuo — Equalização linear de quatro estágios do receptor	x	-	-
Equalização de feedback de decisão — Equalizador digital de 5 taps do receptor	x	-	-
Equalização adaptativa — Ajuste automático da equalização	x	-	-
Equalizador linear	-	x	x
Pré-ênfase de equalização de transmissão (4 taps)	x	-	-
Pré-ênfase de equalização de transmissão (3 taps)	-	x	x
PLLs de transmissão do oscilador em anel	x	x	x
PLLs do oscilador em LC	x	-	-
Instrumentação em matriz (monitor de dados EyeQ)	x	-	-

Exibir tudo Mostrar menos

Bloco de DSP de precisão variável

Para atender a demandas por processamento de sinal de maior precisão, desenvolvemos o primeiro bloco de processamento de sinal digital (DSP) de precisão variável do setor. Este bloco integrado, parte do portfólio de DSP de 28 nm dos FPGAs Stratix® V, Arria® V e Cyclone® V, permite que cada bloco seja configurado durante a compilação em modo de 18 bits ou em modo de alta precisão.

Com o bloco de DSP de precisão variável, os FPGAs Arria® V e Cyclone® V suportam, de bloco a bloco, diversas precisões que variam de 9 bits x 9 bits até um ponto flutuante de precisão simples (multiplicação da mantissa) em um único bloco de DSP. Isso te liberta das restrições da arquitetura de FPGA, permitindo que você use a precisão ideal em cada estágio do datapath de DSP. Você também se beneficiará de um desempenho do sistema maior, um consumo de energia reduzido e restrições arquiteturais reduzidas.

Os blocos de DSP de precisão variável nos FPGAs Arria® V e Cyclone® V são otimizados para oferecer as seguintes melhorias:

108 entradas e 74 saídas.
Modo de multiplicação 18x19, permitindo que o pré-somador use duas entradas de 18 bits.
Acumulador secundário opcional (registrador de feedback) para filtragem serial complexa.
Dois multiplicadores independentes de 18x19.
Nenhuma restrição no uso de pré-somador físico e coeficientes externos no modo de 18 bits.

Faixa de precisão do multiplicador dos FPGAs Arria® V e Cyclone® V nos modos de bloco único e bloco múltiplo

Multiplicadores dos FPGAs Arria® V e Cyclone® V no modo de bloco único

Número de multiplicadores	Precisão do multiplicador
Três multiplicadores independentes	9x9
Dois multiplicadores em modo de somatório	18x19
Dois multiplicadores independentes	18x19
Um multiplicador assimétrico independente	18x36 (requer lógica adicional fora do bloco de DSP)
Um multiplicador independente de alta precisão	27x27

Exibir tudo Mostrar menos

Multiplicadores dos FPGAs Arria® V e Cyclone® V no modo de bloco múltiplo

Tipo de multiplicadores	Número de blocos necessários
Um multiplicador independente de 36x36	2 (requer lógica adicional fora do bloco de DSP)
Um multiplicador independente de 54x54	4 (requer lógica adicional fora do bloco de DSP)
Um multiplicador complexo de 18x18	2
Um multiplicador complexo de 18x25	4 (requer lógica adicional fora do bloco de DSP)
Um multiplicador complexo de 18x36	4 (requer lógica adicional fora do bloco de DSP)
Um multiplicador complexo de 27x27	4

Exibir tudo Mostrar menos

Barramento em cascata

Todos os modos possuem um acumulador de 64 bits e cada bloco de DSP de precisão variável vem com um barramento em cascata de 64 bits que permite a implementação de processamento de sinal com precisão ainda maior com múltiplos blocos em cascata usando um barramento dedicado.

A arquitetura de DSP de precisão variável mantém compatibilidade com versões anteriores. Ela pode suportar de forma eficiente aplicações de DSP de 18 bits existentes, como processamento de vídeo de alta definição, conversão digital up-down e filtragem multitaxa.

Hard Processor System do FPGA SoC

Os FPGAs SoC Intel® integram um hard processor system (HPS) baseado em ARM* que consiste em interfaces de processador, periféricos e memória com a malha de FPGA usando um backbone de interconexão com alta largura de banda. Os FPGAs SoC Arria® V reduzem a potência do sistema, o custo do sistema e o tamanho da placa enquanto aumentam o desempenho do sistema integrando processador dedicado, FPGA, e funções de processamento de sinal digital (DSP) em um único sistema em chip (SoC) baseado em ARM* personalizável pelo usuário. Os SoCs oferecem a combinação definitiva de Hard IP para desempenho e economia de energia com a flexibilidade da lógica programável.

Recursos do HPS

Cada núcleo do processador inclui:
Cache de instruções L1 de 32 KB, cache de dados L1 de 32 KB
Unidade de ponto flutuante de precisão simples e dupla, e mecanismo de mídia NEONTM
Tecnologia de depuração e rastreamento CoreSight™
Cache L2 compartilhado de 512 KB com suporte para código de correção de erros (ECC)
Scratch-RAM de 64 KB com suporte para ECC
Controlador SDRAM multiportas com suporte para DDR2, DDR3 e LPDDR2, além do suporte para ECC opcional
Controlador de acesso direto à memória (DMA) de 8 canais
Controlador flash QSPI
Controlador flash NAND com DMA
Controlador SD/SDIO/MMC com DMA
2x controles de acesso à mídia (MAC) Ethernet de 10/100/1000 com DMA
2x Controlador USB On-the-Go (OTG) com DMA
4x Controlador I2C
2x UART
2x periféricos primários com interface serial periférica (SPI), 2x periféricos secundários com SPI
Até 134 portas de E/S de uso geral (GPIO)
7x temporizadores de uso geral
4x temporizadores de watchdog

Backbone de interconexão de HPS para FPGA com alta largura de banda

Embora o HPS e o FPGA possam operar de forma independente, eles são fortemente acoplados por meio de uma interconexão de sistema com alta largura de banda baseada em pontes de barramento ARM* AMBA* AXI de alto desempenho. Os controladores de barramento IP primários na malha do FPGA têm acesso aos controladores de barramento secundários do HPS através da interconexão de FPGA para HPS Da mesma forma, os controladores de barramento primários do HPS têm acesso aos controladores de barramento secundários na malha do FPGA através da ponte de HPS para FPGA. Ambas as pontes são compatíveis com AMBA AXI-3 e suportam transações simultâneas de leitura e gravação. Uma ponte de HPS para FPGA de 32 bits leve adicional oferece uma interface de baixa latência entre o HPS e os periféricos na malha do FPGA. Até seis controladores primários no FPGA podem compartilhar o controlador SDRAM do HPS com o processador. Além disso, o processador pode ser usado para configurar a malha do FPGA sob o controle de programa através de uma porta de configuração de 32 bits dedicada.

HPS para FPGA: interface AMBA AXI configurável de 32, 64, ou 128 bits otimizada para alta largura de banda
FPGA para HPS: interface AMBA AXI configurável de 32, 64, ou 128 bits otimizada para alta largura de banda
HPS para FPGA leve: interface AMBA AXI de 32 bits otimizada para baixa latência
FPGA para controlador SDRAM do HPS: interfaces multiportas configuráveis com 6 portas de comando, 4 portas de dados de leitura de 64 bits e 4 portas de dados de gravação de 64 bits
Gerenciador de configuração do FPGA de ~32 bits

A família de FPGAs Arria® V de 28 nm oferece os FPGAs com a menor potência e a maior largura de banda para aplicações de faixa média, como unidades de rádio remotas, placas de linha de 10G/40G e mixadores em estúdio. Uma oferta abrangente de cinco variantes de dispositivo permite que os desenvolvedores escolham uma solução ideal que atenda aos seus requisitos de preço, desempenho e potência. Consulte as tabelas abaixo para obter uma visão geral da família de FPGAs e SoCs Arria® V e das opções de pacote.

Suporte a temperatura

Dispositivo	Encapsulamento	Nível de velocidade
Arria® V GZ	F780, F1152, F1517	C3, C4, I3L, I4
Arria® V SX/GX/ST/GT	F672, F896, F1152, F1517	C4, C5, C6, I3, I5

Exibir tudo Mostrar menos

Recursos adicionais

Explore mais conteúdo relacionado a dispositivos Altera® FPGA, como placas de desenvolvimento, propriedade intelectual, suporte e muito mais.

Selecione o seu idioma

Usando a pesquisa Intel.com

Links rápidos

Pesquisas recentes

Busca avançada

Pesquisar apenas em

FPGA e FPGA SoC Arria® V