FPGA SoC Cyclone® V SX
O Cyclone® V SX FPGA é otimizado para baixo custo de sistema e consumo de energia com sistema de processador ARM® Cortex-A9® MPCore integrado para aplicações gerais de lógica e DSP.
FPGA SoC Cyclone® V SX
Benefícios
Faça mais com menos energia, tempo de projeto e custo
Construído com a tecnologia de processo de 28 nm de baixa potência (28LP) da TSMC, incluindo uma abundância de blocos de Hard IP, permitindo que você se diferencie e faça mais.
Integração lógica e recursos de diferenciação
Ele oferece um módulo de lógica adaptativa (ALM) de 8 entradas e blocos de processamento de sinal digital (DSP) de precisão variável, permitindo até 13,59 megabits (Mb) de memória embarcada.
Hard processor system (HPS) com processador Arm® Cortex-A9® MPCore integrado
Integração estreita de um processador dual-core Arm® Cortex-A9® MPCore, hard IP e um FPGA em um único sistema em um chip (SoC) Cyclone® V. Ela suporta largura de banda de pico de mais de 128 Gbps com coerência de dados integrada entre o processador e a malha de FPGA.
Aplicativos
Sem fio: backhaul sem fio
A integração simplifica o projeto do sistema: transceptores 6G integrados, hardware PCIe, plataforma de interoperabilidade e suíte IP para funções comuns. Reduz os custos operacionais: uma redução de 40% no consumo de energia em relação às gerações anteriores, potência de 88 mW por canal e resfriamento térmico econômico.
Direção autônoma e experiência inveícula (IVE)
Os FPGAs e SoCs de nível automotivo podem ser combinados ou usados separadamente para permitir aplicativos como reconhecimento de gestos, sistemas de monitoramento de drivers e detecção de ponto cego. Eles também oferecem flexibilidade, baixa latência, alto desempenho por watt, segurança funcional e vantagens de segurança para aplicativos de Assistência ao motorista avançados (ADAS)/AD, como ingestão de sensor, pré-processamento e aceleração.
Recursos principais
Blocos de memória embarcados
- M10K: blocos de memória de 10 kilobits (Kb) com código soft de correção de erros (ECC).
- Bloco de matriz lógica de memória (MLAB): LUTRAM distribuída de 640 bits, onde você pode usar até 25% dos ALMs como memória MLAB.
E/Ss de uso geral
- Receptor de sinalização diferencial de baixa tensão (LVDS) de 875 megabits por segundo (Mbps) e transmissor LVDS de 840 Mbps.
- Interface de memória externa de 400 MHz/800 Mbps.
- Terminação em chip (OCT).
- Suporte para 3,3 V com força de acionamento de até 16 mA.
Interface de memória externa
Nos dispositivos SoC Cyclone® V, um controlador de memória física adicional no HPS suporta dispositivos DDR3, DDR2 e LPDDR2 SDRAM.
Hard Processor System (HPS)
O HPS consiste em um processador dual-core Arm* Cortex* -A9 MPCore*, um conjunto rico de periféricos e um controlador de memória SDRAM multiportas compartilhado.
Recursos adicionais
Explore mais conteúdo relacionado a dispositivos Altera® FPGA, como placas de desenvolvimento, propriedade intelectual, suporte e muito mais.
Recursos de suporte técnico
Centro de recursos para treinamento, documentação, downloads, ferramentas e opções de suporte.
Placas de desenvolvimento
Comece agora com nosso FPGA e acelere seu tempo de comercialização com hardware e projetos validados pela Altera.
Propriedade Intelectual
Encurte o ciclo dos seus projetos com um amplo portfólio de núcleos de IP e projetos de referência validados pela Altera.
Design de software FPGA
Explore o software Quartus Prime e nosso conjunto de ferramentas que aprimoram a produtividade para ajudar a concluir rapidamente seus projetos de hardware e software.
Contato de Vendas
Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.
Onde comprar
Entre em contato com um Distribuidor Autorizado Altera® hoje mesmo.