Kit de principiante FPGA Arria® V GX

O Kit de principiante FPGA Arria® V GX oferece um ambiente completo de projeto que inclui todo o hardware Software de que você precisa para desenvolver imediatamente aplicações FPGA sensíveis a consumo. O kit de desenvolvimento possui o seguinte:

• FPGA Arria® V GX — 360KLE, pacote F1152, 24 XCVRs 6.5G, grau de velocidade C5
  
• Um slot de expansão de E/S — um conector de placa mezzanine de alta velocidade (HSMC)
• 256 MB de memória SDRAM
• Conexões de interface multimídia de alta definição (HDMI) e interface digital serial (SDI)
• SMAs

Nota:

O comprador declara que é um desenvolvedor de produto, desenvolvedor de software ou integrador de sistemas, e reconhece que este produto é um kit de avaliação, não autorizado por FCC, e está disponibilizado apenas para avaliação e desenvolvimento de software e que não pode ser revendido.

Conteúdo do Kit de principiante

• O Kit de principiante FPGA Arria® V GX possui o seguinte:
  
• Placa de desenvolvimento FPGA Arria® V GX
• FPGA: Arria® V GX 5AGXFB3H4F35C4N
• Controlador do Sistema: Dispositivo MAX® V 5M2210ZF256C4N
• GUI do monitor de alimentação
• Conversor analógico-digital único (ADC), oito canais
• Trilha de alimentação não isolada
• Modo paralelo passivo rápido (FPP) x16 através do carregador de flash paralelo (PFL)
• Controles e registros de status
• USB-Blaster^TM II: integrado: dispositivo MAX® II EPM570GM100C4N
• HDMI 1.3 TX
• x4 XCVR, 2.7 Gbps (máx. por deslocamento de nível) e conector TX clock HDMI TX de 270 MHz
• HDMI STMicroelectronics deslocamento de nível STHDLS101T
• Nível de nível TMDS XCVR PCML de 1.5V <-> nível TMDS
• DDC e HPD <-> nível conforme HDMI
• Canal de dados até 2,7 Gbps; compatível com HDMI 1.3
• Canal de clock de até 270 MHz; o suficiente para suportar a taxa de dados de 2,7 Gbps
• Especificação HDMI: período de clock = 10x de UI
• SDI 3G
• Loopback x1 XCVR TX/RX
• Conectores e cabo SMB x2 (cabo não incluído no kit)
• Até 2,97 Gbps
• Usa o driver/receptor National Semicondutor LMH0384SQ/LMH0303SQx
• Requer 148,5 MHz e 148,35 MHz a refclk XCVR para suportar o padrão americano e europeu respectivamente
• Usa VCXO para finalizar e bloquear a frequência CDR recuperada
• HSMC
• x8 XCVR até 6.375 Gbps
• Não conforme com a atribuição de pinos HIP PCI Express* (PCIe)
• x4 CMOS
• Interface diferencial x8 TX e x9 RX usando canais TX/RX dedicados
• Clock de entrada de sinalização diferencial x2 de baixa tensão
• clock de saída diferencial x2
• I2C
• JTAG
• Suporte mínimo atual
• 2A @ 3.3V
• 1A @ 12V
• Domínio de clock dedicado, do gerador de clock Si 5338 para xcvr refclk
• Loopback HSMC com BTS GUI
• SMA
• 1 canal XCVR TX/RX
• 1 entrada do clock LVPECL
• 1 saída do clock LVPECL
• Domínio de clock dedicado, do gerador de clock Si 5338 para xcvr refclk
• SDRAM DDR3 x32
• Micron MT41J64M16LA-15E DDR3 SDRAM 8MX16X8
• Dois dispositivos: 2 x16 largura = x32
• SDRAM DDR3 com BTS GUI usando Uniphy e controlador de alto desempenho (HP) II
• SSRAM
• 512k x36, 18 Mb ISSI IS61VPS51236A
• Endereço ou dados compartilhados com flash
• Usuário IO
• Caractere LCD
• Comutador x4 DIP
• x3 PB
• LED x4
• Configuração geral
• Modo FPP x16
• Flash duplo 512Mbit Numonyx PC28F512P30BF (52 MHz f_MAX)
• Cabeçote JTAG
• USB Blaster II integrado
• Microcontrolador Cypress CY7C68013A como USB PHY 2.0
• Dispositivo MAX® II
• Ethernet
• Base-T 10/100/1000
• Conector RJ-45, LED integrado para o status de link
• Marvell Ethernet PHY 88E1111
• Requer clock de 50 MHz a partir do CLKIN