Você pode usar este kit de desenvolvimento para fazer o seguinte:

  • Desenvolver e testar projetos PCI Express* (PCIe) em taxas de dados até Gen3 usando a placa de desenvolvimento compatível com o fator de forma de placa curta PCIe.
  • Desenvolver e testar subsistemas de memória para memórias DDR3 ou QDR II.
  • Usar os conectores de placa mezzanine de alta velocidade (HSMC) para fazer interface com uma das mais de 35 diferentes HSMCs fornecidas por empresas aprovadas, compatíveis com protocolos como Serial RapidIO®, ethernet de 10 Gbps, SONET, CPRI, OBSAI, entre outros.
Observações:

O comprador declara que é um desenvolvedor de produto, desenvolvedor de software ou integrador de sistemas, e reconhece que este produto é um kit de avaliação, não autorizado por FCC, e está disponibilizado apenas para avaliação e desenvolvimento de software e que não pode ser revendido.

Você pode comprar placas-filha opcionais, compatíveis com interface de conector HSMC, adaptadores ou cabos para usar com seu kit de desenvolvimento.

Conteúdo do kit de desenvolvimento

O Kit de desenvolvimento de DSP para Stratix® V Edition possui o seguinte:

  • Placa de desenvolvimento de FPGA Stratix® V GS
  • Dispositivo em destaque:
  • FPGA Stratix® V GS: 5SGSMD5K2F40C2N
  • Elementos de configuração, status e instalação
  • JTAG
  • Cabo USB-Blaster™ II integrado
  • Configuração paralela passiva rápida (FPP) com o dispositivo MAX® V e memória flash
  • Um botão de redefinição da configuração
  • Um botão de reset de CPU
  • Dois botões de configuração
  • Relógios
  • Osciladores programáveis de 50 MHz e 125 MHz
  • Entrada SMA (LVPECL)
  • Entrada e saída geral do usuário
  • PHY Ethernet de 10/100/1000 Mbps (SGMII) com conector RJ-45 (cobre)
  • LCD de 16x2 caracteres
  • Um comutador de pacote duplo em linha (DIP) de 8 posições
  • Dezesseis LEDs do usuário
  • Três botões do usuário
  • Dispositivos de memória
  • SDRAM DDR3 (1.152 MB, x72 bits de largura)
  • SRAM QDR II+ (4,5 MB, 2 Mb x18 bits de largura)
  • Pegada compatível com QDR II de 4 Mb x18 bits de largura
  • RLDRAM II (RLDRAM II CIO de 72 Mbytes com um barramento de dados de 18 bits)
  • Componentes e interfaces
  • Conector de borda PCIe x8
  • Dois conectores HSMC
  • SMB para entrada e saída de interface digital serial (SDI)
  • Gaiola óptica QSFP
  • PHY Ethernet de 10/100/1000 Mbps (SGMII) com conector RJ-45 (cobre)
  • Potência
  • Entrada CC de notebook
  • Conector de borda PCIe
  • Servidor web com processador Nios® II e atualização remota do sistema
  • Loopback e placas de depuração HSMC
  • Adaptador de alimentação e cabos
  • Conteúdo do software do Kit de desenvolvimento de FPGA Stratix® V GS
  • Documentação completa
  • Guia do usuário
  • Manual de referência
  • Esquemáticas de placa e arquivos de projeto de layout
  • Sistema de teste de placa baseado em GUI
  • Inclui projetos completos do software de projeto Intel® Quartus® Prime com RTL de código aberto
  • Portal de atualização de placa
  • Inclui projetos completos do software de projeto Intel® Quartus® Prime com RTL de código aberto
  • Software de projeto Intel® Quartus® Prime, Development Kit Edition (DKE)
  • Licença para usar a versão completa do software de projeto Intel® Quartus® Prime por um ano.