Verificação de paridade de baixa densidade de 5G
Os códigos de verificação de paridade de baixa densidade (LDPC) são códigos de correção de erro linear que permitem transmitir mensagens em canais ruidosos. O núcleo de propriedade intelectual (IP) de verificação de paridade de baixa densidade de 5G do Intel FPGA é um codificador ou decodificador de alta taxa de transferência que está em conformidade com a especificação de 5G do 3rd Generation Partnership Project (3GPP - projeto de parceria para a terceira geração). Os códigos LDPC oferecem melhor eficiência espectral e suportam a alta taxa de transferência para o novo rádio (NR) 5G. Com a flexibilidade dos FPGAs Intel, diversas configurações podem ser projetadas e implementadas e reprojetadas para suportar quaisquer mudanças no gráfico base, na taxa de código, Z e largura de LR.