PHY XAUI Intel® FPGA IP

O núcleo XAUI PHY do Intel® FPGA IP permite facilmente construir sistemas com uma conexão Ethernet 10 G com taxa de transferência muito alta. Este XAUI PHY juntamente a um núcleo IP de controle de acesso de mídia (MAC) de 10 GbE permite a interface de um Intel® FPGA com uma rede de 10 GbE através de uma variedade de dispositivos externos, incluindo um dispositivo PHY de 10 GbE ou um módulo de transceptor óptico.

Leia o Guia do usuário do transceptor PHY série V do núcleo do IP ›

Leia o guia do usuário do transceptor PHY Arria® 10 ›

PHY XAUI Intel® FPGA IP

Você pode implementar o XAUI PHY em silício rígido nos FPGAs Intel de 65 nm e 40 nm com transceptores seriais mais rápidos do que 3 Gbps. As funções de gerenciamento PHY são implementadas em soft IP. Em famílias FPGA Intel de 20 nm e acima, um XAUI PHY pode ser implementado em soft IP.

Recursos

  • Solução (XAUI) PHY Ethernet de 10 G completa para 4x de 3,125 Gbps de interface externa serial
  • PHY consistindo de subcamada de codificação física (PCS) de 10GBASE-R, conexão de meio físico (PMA), subcamada extensora XGMII (XGXS), ethernet de 10G (XAUI) e funções de gerenciamento PHY
  • Interface direta com MAC de 10 GbE do Intel® FPGA para uma solução completa
  • Conexão de XAUI PHY padrão (4X 3,125 Gbps) para chip a chip, chip a módulo óptico, chip a dispositivo PHY, backplane e aplicações de cabo curto
  • PCS PHY e soft XAUI suportados em muitas famílias de dispositivos FPGA, incluindo: FPGAs Stratix® IV, Stratix® V, Arria® V e Arria® 10 com transceptores seriais
  • Suporte de E/S reconfigurável parcial (DPRIO) em transceptores seriais para adaptar-se às várias características e dispositivos de canal XAUI durante a operação
  • Implementação de funções XAUI PHY padrão Ethernet: codificação/decodificação e sincronização por via de dados e bits de controle 8b/10b, serialização/desserialização de dados (SERDES) para e a partir de linha de 4X 3,125 Gbps, alinhamento de pista de quatro dados, remoção de inclinação e alinhamento de quatro vias e taxa do receptor para compensação de frequência clock
  • Loopback serial local do transmissor para o receptor no transceptor serial do dispositivo para testes
  • Interfaces do sistema interno de alto desempenho
  • Intel® FPGA Avalon® Streaming (Avalon-ST) SDR XGMII, 72 bits a 156,25 Mbps para transferência de dados
  • Intel® FPGA Avalon® Memory-Mapped (Avalon-MM) de 32 bits para gerenciamento de agentes

Recursos adicionais

Encontrar PI

Descubra o núcleo de propriedade intelectual Altera® FPGA ideal para as suas necessidades.

Suporte técnico

Para obter suporte técnico neste núcleo de PI, acesse os Recursos de Suporte ou Suporte Premier Intel®. Você também pode pesquisar tópicos relacionados a esta função no Centro de conhecimento e nas Comunidades.

Avaliação e compra de PI

Modo de avaliação e informações de compra dos núcleos de propriedade intelectual Altera® FPGA.

IP Base Suite

Licenças gratuitas para o Altera® FPGA IP Core com uma licença ativa para o Software Quartus® Prime Standard ou Pro Edition.

Exemplos de design

Baixe exemplos de projetos e projetos de referência para dispositivos Altera® FPGA.

Contato de Vendas

Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.

Mostrar mais Mostrar menos
Comparar produtos