FPGAs E-tile e Hard IP Intel® Agilex™ 7 e Intel® Stratix® 10

Pilha do protocolo da Ethernet reforçada

O núcleo IP está disponível em múltiplas variantes, cada uma oferecendo uma diferente combinação de canais e recursos Ethernet.

• Um a quatro canais de 10 GbE/25 GbE com processo de correção de erro Reed-Solomon (RS-FEC) opcional.
• Canal 100 G com RS-FEC opcional para modo CAUI-4 ou CAUI-2.
• Configuração dinâmica entre um a quatro canais únicos de 10 GbE/25 GbE ou um canal 100 GbE.

Todas as variantes oferecem um protocolo de tempo de precisão (PTP) IEEE 158v2 opcional. O usuário pode escolher uma variação do controle de acesso de mídia (MAC) e subcamada de codificação física (PCS) uma variação com apenas PCS, uma variação Ethernet flexível (FlexE) ou uma variação de rede de transporte óptico (OTN).

Protocolos Ethernet

Recursos

O núcleo de IP é projetado para o padrão Ethernet de alta velocidade IEEE 802.3-2015, disponível no site IEEE (www.ieee.org) e a especificação Ethernet de 25 G, 50 G, versão 1.6, disponível a partir do consórcio Ethernet 25 Gigabit. O MAC oferece processamento de frame de corte para otimizar a latência e suporta a velocidade de linha completa com um comprimento de frame de 64 bytes e back-to-back ou tráfego de comprimento mixado sem perda de pacotes. Todas as variações do núcleo IP estão no modo full-duplex. Os recursos IP estão listados abaixo:

PHY:

• Interface externa CAUI composta em quatro vias de transceptor serial rígido FPGA operando em 25,78125 Gbps.
  
• Interface externa CAUI-2 com duas vias de transceptor operando em 53,125 Gbps com codificação PAM4.
• Interface externa do CAUI 25 G com uma via de transceptor operando em 25,78125 Gbps.
• Interface externa de 10 G CAUI com uma via de transceptor operando em 10,3125 Gbps.
• Suporta links do CAUI-4 baseadas na codificação de 64 B/66 B com marcadores de alinhamento de dados para alinhar dados de várias vias.
• Processo de correção de erro Reed-Solomon RS-FEC (528.514) ou RS-FEC (544.514) opcional.
• Suporta variações de 10 G, 25 G, e 100 G.
• Auto-negociação (AN) conforme definido na cláusula 73 do padrão IEEE 802.3-2915 e versão 1.6 da programação do consórcio Ethernet de 25 G.
• Treinamento de link (LT) conforme definido na clusula 92 e 93 do padrão IEEE 802.3-2915 e versão 1.6 da programação do consórcio Ethernet de 25 G.
• Contador de déficit ocioso (DIC) opcional para manter uma média mínima de 8 byte, 10 byte, ou 12 bytes de intervalo entre pacotes (IPG) controlada com precisão ou permitir que o usuário impulsione o IPG a partir da interface do cliente.
• Tolerância da variação de inclinação do receptor (RX) que excede os requisitos da Cláusula 80.5 do padrão Ethernet de alta velocidade IEEE 802.3-2015.

Controle da estrutura de frame:

• Suporte para pacotes jumbo.
• Controle para verificação de passagem de redundância cíclica (CRC) RX.
• Tolerância de inclinação de linha PCS RX de 1000 bits para conexões 100 G, que excede os requisitos da Cláusula 82.2.12 do padrão de Ethernet de alta velocidade IEEE 802.3-2015.
• Geração e inserção de CRC opcionais de transceptor (TX) por pacote.
• Opções de passagem preâmbulo RX e TX para aplicações que exigem transferência de informações do gerenciamento do usuário.
• Inserção do endereço de fonte MAC de TX opcional.
• Preenchimento de frame automático de TX para atender ao comprimento mínimo de frame Ethernet de 64 bytes na conexão Ethernet. Desativação opcional por pacote deste recurso.
• A capacidade de inserção de erro TX suporta a invalidação do cliente de entrada em progresso para a interface TX do cliente.

Monitoramento e estatísticas de frame:

• Verificação e relatório de erro de CRC RX.
• Verificação de Delimitador de frame de início (SFD) RX opcional para a especificação IEEE.
• Verificação de preâmbulo estrito RX opcional para a especificação IEEE.
• Verificação de pacote RX malformado para a especificação IEEE.
• Indicação do tipo de frame de controle recebido.
• Contadores de estatísticas.
• Recurso de registro instantâneo para captura de valores do contador de estatística precisamente cronometrada.
• Sinalização de falha opcional: detecta e relata falha local e gera uma falha remota com suporte para uma falha de link unidirecional definida na Cláusula 66 do padrão Ethernet de alta velocidade IEEE 802.3-2015.

Controle de fluxo:

• Operação de controle de fluxo de Ethernet Cláusula 31 do padrão Ethernet IEEE 802.3-2015 opcional usando os registros de pausa ou interface de pausa.
  
• Controle de fluxo baseado em prioridade opcional que esteja em conformidade com o padrão IEEE 802.1Q-2014 — Emenda 17: controle de fluxo baseado em prioridade.
• Controle de filtragem de frame de pausa.
• O software pode alternar dinamicamente o fluxo de dados MAC de TX para reduzir seletivamente o fluxo de entrada.

Protocolo de tempo de precisão (PTP):

• Suporte opcional para o padrão IEEE 1588v2 PTP.
• Registro de data e hora TX em 1 passo (1588v1 e 1588v2) e 2 passos.
• Suporte para cabeçalhos PTP em uma variedade de formatos de frame, incluindo encapsulamento Ethernet, UDP em IPv4 e UDP em IPv6.
• Suporte para cálculos de byte de soma de verificação zero e extensão de soma de verificação.
• Suporte para operações de campo de correção.
• Latência extra programável e latência assimétrica programável.

OTN:

• Taxa de bits constante (CBR) de 25/50 GbE opcional com codificação de 66 bits TX e RX PCS e codificação desativada.
  
• CBR de 25/50 GbE opcional com recursos completos de MAC e PCS de 66 bits.

Interface do Sistema do usuário:

• Interface de gerenciamento para Avalon® Memory-Mapped (Avalon-MM) para acessar o controle de núcleo IP e os registros de status.
  
• A interface de datapath Avalon-ST conecta a lógica do MAC a do cliente com o início do frame no byte mais significativo (MSB) em MAC com variações de PCS. A interface para o canal 100 G tem 512 bits; os canais 10/25 G usam 64 bits quando a camada MAC estiver habilitada.
• A interface MII datapath conecta o PCS à logica do cliente em variações exclusivamente PCS. A interface para variantes 100 G possui 256 bits de dados e 32 bits de controle; a interface para variantes 10 G/25 G possui 64 bits de dados e 8 bits de controle.
• Controle de redefinição de hardware e software.
• Suporta Ethernet sincrônica (SyncE) ao fornecer um sinal de saída de recuperação de dados de clock (CDR) para a malha do dispositivo.

Reconfiguração dinâmica:

• Suporta a reconfiguração dinâmica entre diferentes taxas Ethernet.
• Exemplos de projeto disponíveis para facilidade de implementação.

Depuração e Testabilidade:

• Loopback de PMA serial opcional (TX para RX) no transceptor serial para testes de autodiagnóstico.
  
• Loopback paralelo opcional (TX para RX) no MAC ou no PCS para testes de autodiagnóstico.
• Contadores de erro de paridade intercalada de bit para monitorar os erros de bits por via PCS.
• Contadores de bloqueio de erro de PCS RX para monitorar erros durante e entre frames.
• Contadores de pacotes malformados e perdidos.
• Detecção de taxa de erro de bits (BER) alta para monitorar a conexão BER em todas as vias PCS.
• Geração e verificação de padrão de teste ocioso codificado opcional
• Recurso de registro instantâneo para captura de valores do contador de estatística precisamente cronometrada.
• Capacidade de inserção de erro TX para suportar teste e depuração.

Status do IP