Núcleo Ethernet Backplane 10GBASE-KR PHY Intel® FPGA IP

O núcleo de propriedade intelectual (IP) Ethernet Backplane 10GBASE-KR PHY Intel® FPGA é um transceptor PHY que permite instanciar tanto a subcamada de codificação física (PCS) padrão, quanto o PCS 10G rígido de alto desempenho e conexão de meio físico (PMA) rígida para um único canal Ethernet Backplane. Ele implementa a funcionalidade descrita no padrão IEEE 802.3ap-2007. Como cada instância do núcleo 10GBASE-KR PHY IP suporta um canal único, você pode criar projetos multicanal ao instanciar mais de uma instância do núcleo.

Leia o guia do usuário do núcleo Intel® Stratix® 10 10GBASE-KR PHY IP ›

Leia o guia do usuário do transceptor PHY Intel® Arria® 10 ›

Leia o manual do dispositivo Stratix® V ›

Núcleo Ethernet Backplane 10GBASE-KR PHY Intel® FPGA IP

Recursos

  • PCS e PMA Ethernet backplane 1000BASE-KX / 10GBASE-KR (1 G/10 Gb) integrados
  • Interface interna direta com controlador de acesso de mídia (MAC) Intel® FPGA 1 G/10 GbE para uma solução completa de chip único
  • Negociação automática 10GBASE-KR para negociação entre tipos de PHY 1000BASE-KX (Ethernet de 1 Gbps ou 1 GbE) e 10GBASE-KR (Ethernet de 10 Gbs ou 10 GbE) por cláusula 73 do padrão IEEE 802.3ap-2007
  • Treinamento de link para configurar automaticamente o driver de mídia física (PMD) do transmissor de parceiro de link remoto para a taxa de erro de bits (BER) mais baixa de acordo com a cláusula 72 do padrão IEEE 802.3ap-2007
  • Processo de correção de erro (FEC) para minimizar a retransmissão de acordo com o IEEE 802.3 e a cláusula 74 do 802.3ba
  • Algoritmo programável interno para o processo de adaptação do receptor de acordo com IEEE 8023.ap cláusula 72.6.10.2.3 para facilidade de uso
  • Controles de usuário IP flexíveis para otimização de desempenho em configurações variadas de sistema e canais
  • Detecção do status de falha do receptor
  • Loop-back serial local do transmissor para o receptor no transceptor serial para autoteste
  • Interfaces do sistema interno de alto desempenho
  • GMII e interfaces XGMII de taxa de dados única (SDR) para MAC 1 G/10 GbE, 8 bits a 125 MHz e 72 bits a 156,25 MHz respectivamente para transferência de dados
  • Interface Intel® FPGA Avalon® Memory-Mapped (PDF) (Avalon-MM) de 32 bits para gerenciamento de agente

Status do IP

Status da solicitação

Produção

Códigos de pedidos

Intel® Stratix® 10 10GBASE-KR núcleo de IP PHY

IP-10GBASEKRPHY

Transceptor Intel® Arria® 10 PHY

IP-10GMRPHY
Exibir tudo Mostrar menos

Recursos adicionais

Encontrar PI

Descubra o núcleo de propriedade intelectual Altera® FPGA ideal para as suas necessidades.

Suporte técnico

Para obter suporte técnico neste núcleo de PI, acesse os Recursos de Suporte ou Suporte Premier Intel®. Você também pode pesquisar tópicos relacionados a esta função no Centro de conhecimento e nas Comunidades.

Avaliação e compra de PI

Modo de avaliação e informações de compra dos núcleos de propriedade intelectual Altera® FPGA.

IP Base Suite

Licenças gratuitas para o Altera® FPGA IP Core com uma licença ativa para o Software Quartus® Prime Standard ou Pro Edition.

Exemplos de design

Baixe exemplos de projetos e projetos de referência para dispositivos Altera® FPGA.

Contato de Vendas

Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.

Mostrar mais Mostrar menos
Comparar produtos