IP FPGA DDR5/DDR4 e LPDDR5/LPDDR4
DDR4 e DDR5 oferecem maior largura de banda e melhor desempenho em relação às gerações anteriores, com DDR5 oferecendo novas melhorias em velocidade e eficiência energética. LPDDR4 e LPDDR5 são otimizados para baixo consumo de energia, tornando-os ideais para aplicações embarcadas, com o LPDDR5 oferecendo taxas de dados ainda mais rápidas e gerenciamento de energia aprimorado. Quando integradas à Altera FPGAs essas tecnologias de memória permitem processamento de dados mais rápido e uso de energia mais eficiente para uma ampla gama de aplicações, incluindo rede, nuvem e borda.
O fortalecimento do controlador e do PHY oferece várias vantagens que incluem:
- Ciclos de desenvolvimento mais curto e um tempo mais rápido para o mercado devido ao cronograma preestabelecido
- Mais recursos de lógica para a estrutura interna do FPGA disponível para aplicação do usuário
- Fmax, eficiência e latência aprimoradas
- Solução de baixo consumo de energia
Utilize essas vantagens em dispositivos Agilex™ 3, 5 e 7, Stratix® 10 dispositivos e Arria® 10 FPGAs em várias aplicações: industrial/com fio, difusão, medicina, varejo, medição de testes e muito mais.
| IP | Incluído no Software de projeto Quartus® Prime | Códigos de pedidos |
|---|---|---|
| FPGA IP EMIF DDR5 e DDR4 | Sim | Nenhum código de solicitação necessário |
Protocolos e recursos EMIF
Recurso |
FPGAs Agilex™ 3 | FPGAs Agilex™ 5 |
FPGA Agilex™ 7 série M |
FPGA Agilex™ 7 séries I e F |
Stratix® 10 FPGA |
|---|---|---|---|---|---|
DDR5 |
Não | Sim |
Sim |
Não |
Não |
LPDDR5 |
Não | Sim |
Sim |
Não |
Não |
DDR4 |
Não | Sim |
Sim |
Sim |
Sim |
LPDDR4 |
Sim | Sim |
Não |
Não |
Não |
QDRIV |
Não | Não |
Não |
Sim |
Sim |
Largura máxima da interface |
X32 (LPDDR4) | X72 (DDR4) |
X80 (DDR5) |
X72 (DDR4) |
X72 (DDR4) |
Taxa máxima da interface |
2133 Mbps | 4667 Mbps (LPDDR5) |
DDR5 de 5600 Mbps |
3.200 Mbps |
2666 Mbps |
Classificações máximas suportadas |
2 | 2 |
2 |
4 |
4 |
Recursos de depuração
Os recursos do kit de ferramentas do depurador EMIF incluem as funcionalidades de depuração básicas e avançadas abaixo:
- Visualização das configurações de margem de calibração, status, atraso do pin e VREF
- Nova execução da calibração, gerador de tráfego a ajuste da margem do driver
- Atualização das configurações de atraso e de terminação
- Gerador de tráfego configurável para enviar padrões de tráfego de teste
IP FPGA de memória externa FPGA Agilex™ 5
Assista à demonstração nas interfaces de memória externa de alta velocidade que oferecemos nos dispositivos Agilex 5.
Links relacionados
Recursos adicionais
Encontrar PI
Descubra o núcleo de propriedade intelectual Altera® FPGA ideal para as suas necessidades.
Suporte técnico
Para obter suporte técnico neste núcleo de PI, acesse os Recursos de Suporte ou Suporte Premier Intel®. Você também pode pesquisar tópicos relacionados a esta função no Centro de conhecimento e nas Comunidades.
Avaliação e compra de PI
Modo de avaliação e informações de compra dos núcleos de propriedade intelectual Altera® FPGA.
IP Base Suite
Licenças gratuitas para o Altera® FPGA IP Core com uma licença ativa para o Software Quartus® Prime Standard ou Pro Edition.
Exemplos de design
Baixe exemplos de projetos e projetos de referência para dispositivos Altera® FPGA.
Contato de Vendas
Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.