O QDR II SRAM Controller Intel FPGA IP é otimizado para FPGAs séries Stratix® e Cyclone® IV. Os recursos avançados disponíveis nesses dispositivos permitem que você interfaceie diretamente dispositivos QDR II SRAM.
O projeto de exemplo gerado pelo IP Toolbench instancia um Phase-locked loop (PLL), um Delay-locked loop opcional (apenas para FPGAs Stratix II), um driver de exemplo e sua variação personalizada do QDR II SRAM Controller. O exemplo de projeto é totalmente funcional e pode ser simulado, sintetizado e utilizado em hardware. O driver de exemplo é um módulo de autoteste que emite comandos de leitura e gravação para o controlador e verifica os dados de leitura para produzir os sinais de aprovação ou desaprovação e os sinais de teste completo. Você pode substituir a lógica de controle criptografado do QDR II SRAM Controller no projeto de exemplo com sua lógica personalizada, o que permite que você use a ressincronização de texto simples do Intel FPGA e a lógica do pipeline e o caminho de dados com sua própria lógica de controle.
Este IP está incluído no conjunto de base IP que está integrado ao software Intel® Quartus® Prime Standard e Pro Edition.