CPLDs MAX® V
Os CPLDs MAX® V oferecem uma arquitetura não volátil exclusiva, oferecendo recursos de baixo consumo de energia no chip, adequados para aplicações da Intel centradas na borda.
Consulte também: software de projeto, loja de projetos, downloads, comunidade e suporte para o FPGA
CPLDs MAX® V
Recursos e benefícios para o cliente
Otimização de custos
Fabricado com um processo de fabricação de 0,18 µm maduro, com longo ciclo de vida e baixo custo, combinado com as mais recentes tecnologias de pacotes de baixo custo.
Baixo consumo de energia
Consumo de energia total até 50% menor em comparação com CPLDs concorrentes de densidade equivalente, gerando menos calor e economizando a energia da bateria.
Oscilador interno
Substitui um dispositivo de temporização dedicado externo para uso como uma fonte de clocking simples, economizando os custos de BOM.
Inicialização e reinicialização rápidas
Inicialização e reinicialização rápidas (500 µs ou menos), ideal para gerenciamento de energia, sequenciamento de inicialização, e monitoramento de outros dispositivos na PCB.
Programabilidade no sistema (ISP) em tempo real
Permite que você atualize uma segunda imagem de configuração enquanto o CPLD estiver em operação.
Capacidades de E/S
As portas de E/S são compatíveis com hot-socket e suportam os padrões de interface de saída LVTTL, LVCMOS, PCITM e LVDS, juntamente com outras opções para barramento (por exemplo, habilitação de saída por pino, disparadores Schmitt, controle de taxa de variação, entre outros).
Pacotes ecológicos
Todos os pacotes estão disponíveis em variantes compatíveis com a restrição de substâncias perigosas (RoHS), cumprindo os requisitos de “baixo halógeno” de acordo com o documento JEDEC JED 709 (proposta). Pacotes selecionados estão disponíveis em variantes com chumbo.
Carregador Flash paralelo
O bloco JTAG no chip pode configurar dispositivos não compatíveis com JTAG externos, como dispositivos de memória flash dedicados, usando a megafunção de carregador flash paralelo.
Arquitetura
Aproveitando a bem-sucedida arquitetura MAX® II, os dispositivos MAX® V combinam as características de CPLD de ativação imediata e não volátil, com recursos avançados tipicamente encontrados em FPGAs, memória em chip e osciladores internos.
Projetado para baixo custo
Os CPLDs MAX® V são construídos usando um processo de fabricação de baixo custo combinado com uma seleção de pacotes populares de baixo custo. Um arranjo de E/S intercalado limitado ao bloco resulta em um tamanho de matriz pequeno, bem como um pino de baixo custo por E/S.
Arquitetura MAX® V
A revolucionária arquitetura de CPLD MAX® V (Figura 1) inclui uma matriz de elementos lógicos (LEs agrupados em blocos de matriz lógica (LABs)), recursos de memória (flash não volátil e RAM LE), sinais globais (sinais de clock e controle), e uma quantidade generosa de portas de E/S de usuário. A interconexão MultiTrack é projetada para maximizar o desempenho e minimizar o consumo de energia usando a conexão direta mais eficiente da entrada à lógica à saída. Encontre mais detalhes sobre a arquitetura MAX® V na Ficha técnica da família de dispositivos MAX® V (PDF).
Projetado em conjunto com o Software Quartus Prime
Para simplificar o processo de otimização do projeto, a arquitetura do CPLD MAX® V e os algoritmos do Software Quartus® Prime foram refinados em conjunto para otimizar o desempenho de tPD, tCO, tSU, e fMAX com pinos bloqueados. Conforme a funcionalidade do projeto muda, o Software Quartus Prime aumenta a capacidade de atender ou superar os requisitos de desempenho usando atribuições de pinos bloqueados e um fluxo de compilação por botão. Todos os CPLDs MAX® V são suportados pelo software Quartus® Prime Lite Edition gratuito.
Flexibilidade da tensão de E/S
A arquitetura do CPLD MAX® V suporta a funcionalidade de E/S MultiVolt, permitindo que diferentes bancos de E/S funcionem com diferentes tensões de E/S para conectar facilmente outros dispositivos. O núcleo do dispositivo é alimentado por uma única fonte externa (VCCINT) de 1,8 V, oferecendo uma funcionalidade de CPLD com baixa potência dinâmica e estática.
Os produtos de menor densidade possuem dois bancos de E/S, enquanto os produtos de maior densidade possuem quatro bancos de E/S. Cada banco pode ser fornecido com uma tensão de referência VCCIO independente.
Recursos adicionais
Explore mais conteúdo relacionado a dispositivos Intel® FPGA, como placas de desenvolvimento, propriedade intelectual, suporte e muito mais.
Recursos de suporte técnico
Centro de recursos para treinamento, documentação, downloads, ferramentas e opções de suporte.
Placas de desenvolvimento
Comece agora com nosso FPGA e acelere seu tempo de comercialização com hardware e projetos validados pela Intel.
Propriedade Intelectual
Encurte o ciclo dos seus projetos com um amplo portfólio de núcleos de IP validados pela Intel e projetos de referência.
Design de software FPGA
Explore o software Quartus Prime e nosso conjunto de ferramentas que aprimoram a produtividade para ajudar a concluir rapidamente seus projetos de hardware e software.
Contato de Vendas
Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Intel® FPGA.
Onde comprar
Entre em contato com um Distribuidor Autorizado Intel® hoje mesmo.