FPGA Intel® Stratix® 10 SX SoC
O FPGA SoC Intel® Stratix® 10 combina um hard processor system quad-core ARM* Cortex*–A53 MPCore* com a revolucionária Arquitetura FPGA Intel® Hyperflex™ para oferecer o desempenho embarcado, a eficiência de energia, a densidade e a integração de sistema necessários para aplicações embarcadas.
Consulte também: software de projeto, loja de projetos, downloads, comunidade e suporte para o FPGA
FPGA Intel® Stratix® 10 SX SoC
Recursos e benefícios
Obtenha altos níveis de integração de sistema
O FPGA SoC Intel® Stratix® 10 capacita o USR no ecossistema ARM*. A arquitetura de 64 bits da próxima geração da ARM (ARMv8) permite virtualização de hardware, recursos de gerenciamento e monitoramento de sistemas e pré-processamento de aceleração. O processador ARM* Cortex-A53* é compatível com o modo de execução em 32 bits e os pacotes de suporte de placa para sistemas operacionais populares, incluindo Linux*, Wind River’s VxWorks*, Micrium’s uC/OS-II* e uC/OS-III*, entre outros.
Obtenha alta produtividade de desenvolvimento com o software de projeto de FPGAs e FPGAs SoC otimizado
Novos mecanismos otimizados para FPGA com vários milhões de elementos lógicos (LE) oferecem uma redução significativa nas iterações de design; a Plataforma virtual do FPGA SoC Intel® Stratix® 10 permite o desenvolvimento e a verificação inicial do software; e a entrada de projeto baseada em C usando o Intel® FPGA SDK for OpenCL™ oferece um ambiente de projeto fácil de implementar em um FPGA SoC. Depuração heterogênea, criação de perfis e visualização completa do chip com a Intel® SoC FPGA Embedded Development Suite (EDS) incluindo o kit de ferramentas ARM* Development Studio 5* (DS-5*) Intel® SoC FPGA Edition.
Diagrama de blocos do FPGA SoC Intel® Stratix® 10
HPS: Hard Processor System com processador quad-core ARM* Cortex*-A53
SDM: Secure Device Manager
EMIB: Embedded Multi-Die Interconnect Bridge
Recurso |
Descrição |
|---|---|
Processador |
Cluster de processadores quad-core ARM* Cortex*–A53 MPCore* de até 1,5 GHz |
Coprocessadores |
Unidade de ponto flutuante vetorial (VFPU) de precisão simples e dupla, mecanismo de processamento de mídia ARM* Neon* para cada processador |
Cache Nível 1 |
Cache de instruções L1 de 32 KB com paridade, cache de dados L1 de 32 KB com código de correção de erros (ECC) |
Cache de nível 2 |
Cache L2 compartilhado de 1 MB com ECC |
Memória em chip |
RAM em chip de 256 KB |
Unidade de gerenciamento de memória do sistema |
A unidade de gerenciamento de memória do sistema permite um modelo de memória unificado e estende a virtualização de hardware para os periféricos implementados na malha do FPGA |
Unidade de coerência de cache |
Oferece uma coerência de (E/S) de sentido único que permite que um CCU primário visualize a memória coerente das CPUs ARM* Cortex*–A53 MPCore* |
Controlador de acesso direto à memória (DMA) |
Acesso direto à memória (DMA) de 8 canais |
Ethernet Media Access Controller (EMAC) |
3X EMAC de 10/100/1000 com DMA integrado |
Controlador USB On-the-Go (OTG) |
2X USB OTG com DMA integrado |
Controladora UART |
2X UART compatível com 16550 |
Controlador da Interface Periférica Serial (SPI) |
4X SPI |
Controlador I2C |
5X I2C |
Controlador SD/SDIO/MMC |
1X eMMC 4.5 com suporte para DMA e CE-ATA. |
Controlador flash NAND |
1X ONFI 1.0 ou mais recente com suporte para 8 e 16 bits |
E/S de uso geral (GPIO) |
Máximo de 48 portas GPIO programáveis por software |
| Temporizadores | 4X temporizadores de uso geral, 4X temporizadores de watchdog |
| Gerente de sistemas | Contém registradores e lógica de controle e status em memória mapeada para controlar as funções de nível de sistema e outros módulos do HPS |
| Gerenciador de reinicialização | Redefine sinais com base em solicitações de redefinição a partir de fontes no HPS e na malha do FPGA, e gravação de software para os registradores de controle de redefinição de módulo |
| Gerenciador de clock | Oferece controle de clock programável por software para configurar todos os clocks gerados no HPS |
Ecossistema
Os FPGAs SoC Intel® são baseados no processador ARM* e herdam a força do ecossistema ARM*. A Intel, nossos parceiros de ecossistema e a comunidade de usuários dos Intel® SoC FPGAs oferecem uma ampla variedade de opções para atender às suas necessidades de desenvolvimento para FPGAs SoC.
Vídeos
Transceptores de 28G
Neste vídeo, analisamos a arquitetura de transceptor exclusiva do FPGA Intel® Stratix® 10. Veja os transceptores de H-Tile que são conectados através da tecnologia EMIB da Intel e operam com desempenho de backplane de 28 Gbps.
Arquitetura FPGA Intel® Hyperflex™
A Arquitetura FPGA Intel® Hyperflex™ nos dispositivos Intel® Stratix® 10 oferece o dobro do desempenho de Fmax.1Este vídeo mostra uma comparação lado a lado de um projeto original e um projeto hiper-otimizado.
DMA de PCIe* Gen3 para SDRAM DDR4
Os dispositivos Intel® Stratix® 10, que incluem blocos de Hard IP PCIe* e controlador de memória, combinados com a interface Avalon® Memory Mapped e funções de acesso direto à memória (DMA) criam um projeto de referência de alto desempenho.
Relatório técnico
Recursos adicionais
Explore mais conteúdo relacionado a dispositivos Altera® FPGA, como placas de desenvolvimento, propriedade intelectual, suporte e muito mais.
Recursos de suporte técnico
Centro de recursos para treinamento, documentação, downloads, ferramentas e opções de suporte.
Placas de desenvolvimento
Comece agora com nosso FPGA e acelere seu tempo de comercialização com hardware e projetos validados pela Altera.
Propriedade Intelectual
Encurte o ciclo dos seus projetos com um amplo portfólio de núcleos de IP e projetos de referência validados pela Altera.
Design de software FPGA
Explore o software Quartus Prime e nosso conjunto de ferramentas que aprimoram a produtividade para ajudar a concluir rapidamente seus projetos de hardware e software.
Contato de Vendas
Entre em contato com a equipe de vendas para suas necessidades de projeto e aceleração de produtos Altera® FPGA.
Onde comprar
Entre em contato com um Distribuidor Autorizado Altera® hoje mesmo.
Informações de produto e desempenho
Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.com.br/benchmarks.