Certificações Intel® FPGA IP
A Intel tem o compromisso de fornecer núcleos de propriedade intelectual (IP) que funcionam perfeitamente com as ferramentas FPGA Intel® ou especificações de interface, facilitando aos usuários a realização rápida e fácil de seus projetos. A Intel pode conceder aos núcleos de IP uma ou mais das seguintes certificações.
Conformidade do Platform Designer
A certificação de conformidade com o Platform Designer é concedida aos núcleos de propriedade intelectual (IP) que se integram perfeitamente com o Platform Designer incluído no software de projeto Quartus® II ou Intel® Quartus Prime. Os núcleos compatíveis com o Platform Designer suportam interfaces de interconexão padrão do setor, incluindo Avalon® Memory-Mapped (Avalon-MM), Avalon Streaming (Avalon-ST), ARM* AXI3*, AXI4*, AXI4-lite*, AXI4 Stream*, APB*, e AHB*.
Disponibilidade
Acesse o catálogo on-line de IP para obter uma lista atualizada de núcleos de IP em conformidade com o Platform Designer.
Resultados de núcleo de IP em conformidade com o Platform Designer
Um núcleo de IP deve atender aos seguintes requisitos para obter a certificação de conformidade com o Platform Designer:
- Interface para o sistema interligar malha através de uma das interfaces de interconexão padrão do setor listadas acima
- Integração plug-and-play do Platform Designer via hw.tcl
Os membros da Intel® FPGA Design Solutions Network podem certificar seus núcleos de IP como estando em conformidade com o Platform Designer, desde que atendam aos requisitos acima mencionados.
Resumo da verificação
Os núcleos de IP compatíveis com o Platform Designer foram verificados com um componente Avalon Monitor em cada interface Avalon-ST ou Avalon-MM e não possuem violações de protocolo.
Exemplo de projeto de hardware
Os núcleos de IP também incluem um exemplo de projeto criado com o Platform Designer, para ilustrar a interação correta do núcleo de IP com o Platform Designer.
DSP Builder Ready
A Intel concede a certificação DSP Builder Ready aos núcleos de IP que possuem integração plug-and-play com o DSP Builder para software de FPGAs Intel®. O DSP Builder para FPGAs Intel® encurta os ciclos de projeto de processamento de sinal digital (DSP) ajudando você a criar a representação de hardware de um projeto de DSP em um ambiente de desenvolvimento amigável com algoritmos. Você pode combinar blocos MATLAB/Simulink existentes com o DSP Builder para FPGAs Intel® ou blocos de IP para FPGA Intel® para verificar especificações no nível do sistema e gerar implementações de hardware. Após instalar o DSP Builder Ready IP, um símbolo será exibido no navegador da biblioteca Simulink no DSP Builder para Blockset de FPGAs Intel®.
I-Tested
Em um mercado cada vez mais competitivo, os designers de hardware devem focar tempo e esforço em projetos que aprimorem e diferenciem um produto, em vez de projetos que implementem protocolos ou interfaces padrão do setor. Os núcleos de propriedade intelectual (IP) drop-in tem, portanto, se tornado uma maneira popular de atender à necessidade de um protocolo e uma lógica de interface padrões. Para garantir que um núcleo de IP atende aos requisitos funcionais de um protocolo complexo ou aos requisitos de tempo e de E/S de uma interface, a verificação de hardware deve ser realizada.
A Intel® concede a certificação testada por interoperabilidade ou por I-Tested para núcleos de IP de membros da Intel FPGA IP ou Intel FPGA Design Solutions Network que foram verificados em um FPGA Intel® em uma placa de avaliação com os ASSPs, componentes de hardware ou equipamentos de teste necessários para garantir a interoperabilidade de acordo com os protocolos necessários.
Disponibilidade
Acesse o catálogo de IP on-line para obter uma lista atualizada de núcleos de IP com I-Tested.
Resultados de núcleo para I-Tested
A Intel requer que o núcleo de IP tenha os seguintes resultados para obter a certificação I-Tested
- Testes de interoperabilidade bem-sucedidos em um FPGA Intel® em uma placa de avaliação
- A placa deve incluir outros componentes padrão do setor e/ou interfaces fora de placa (por exemplo, para equipamentos de teste de hardware padrão) para verificar o protocolo gerenciado pelo núcleo de IP. O núcleo deve ser testado pelo menos com as configurações e parâmetros típicos e com metas de desempenho típicas.
- Descrição da plataforma de hardware
- A documentação do núcleo deve incluir uma descrição da plataforma de hardware usada incluindo os tipos de componentes usados.
- Documentação do processo de testes de interoperabilidade
- A documentação do núcleo deve incluir descrições dos testes realizados. Os detalhes dos resultados dos testes também podem ser fornecidos, conforme apropriado.
Recursos adicionales
Encontrar PI
Encuentre el núcleo de propiedad intelectual Altera® FPGA adecuado para sus necesidades.
Asistencia técnica
Para obtener asistencia técnica sobre este núcleo de PI, visite Recursos de asistencia o Asistencia técnica Premier Intel®. También puede buscar temas relacionados con esta función en el Centro de conocimiento y en las Comunidades.
Evaluación y compra de PI
Información sobre el modo de evaluación y la compra para núcleos de propiedad intelectual Altera® FPGA.
IP Base Suite
Licencias gratuitas para Altera® FPGA IP Core con una licencia activa para el software Quartus® Prime Standard o Pro Edition.
Ejemplos de diseño
Descargue ejemplos de diseño y diseños de referencia para dispositivos Altera® FPGA.
Comuníquese con ventas
Póngase en contacto con el departamento de ventas para cubrir sus necesidades de diseño y aceleración con productos FPGA Altera®.