Status
Launched
Data de introdução
Q2'19
Litografia
10 nm

Recursos

Elementos lógicos (LE)
2692760
Módulos de lógica adaptativa (ALM)
912800
Registros do Módulo de Lógica Adaptativa (ALM)
3651200
Circuitos de malha fechada por fase de E/S e Malha (PLLs)
28
Memória máxima integrada
287 Mb
Blocos de processamento de sinal digital (DSP)
8528
Formato de Processamento de sinal digital (DSP)
Fixed Point (hard IP), Floating Point (hard IP), Multiply, Multiply and Accumulate, Variable Precision
Sistema de processador rígido (HPS)
Quad-core 64 bit Arm* Cortex*-A53
Blocos criptográficos rígidos
0
Controladores de memória f[isica
Sim
Suporte para memória externa (EMIF)
DDR4, QDR IV

Especificações de E/S

Contagem máxima de E/S do usuário
624
Suporte para Padrões de E/S
1.2 V LVCMOS, 1.8 V LVCMOS, SSTL, POD, HSTL, HSUL, Differential SSTL, Differential POD, Differential HSTL, Differential HSUL, True Differential Signaling
Pares máximos de LVDS
312
Transceptores Máximos NZR
24
Taxa máxima de dados NZR
28.9 Gbps
Transceptores máximos PAM4
12
Taxa máxima de dados PAM4
57.8 Gbps
IP Definitiva do Protocolo do transceptor
PCIe Gen4, 10/25/100G Ethernet

Tecnologias avançadas

Hiper-registros
Sim
Segurança do fluxo de bits do FPGA
Sim

Especificações de encapsulamento

Opções de encapsulamento
R2581A

Informações complementares

URL de informações adicionais