Coleção de produtos
CPLD MAX® V
Status
Launched
Data de introdução
2010
Litografia
180 nm

Recursos

Elementos lógicos (LE)
1270
Macrocells equivalentes
980
Atraso de pino a pino
6.2 ns
Memória flash do usuário
8 Kb
Lógica convertível em memória
Sim

Recursos

Oscilador interno
Sim
Reset e inicialização rápidos
Sim
Boundary-scan JTAG
Sim
JTAG ISP
Sim
Registros de entrada rápidos
Sim
Inicialização de registro programável
Sim
JTAG Translator
Sim
ISP em tempo real
Sim
E/S MultiVolt†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
Bancos de energia de E/S
4
Máximo permitido pela saída
271
LVTTL/LVCMOS
Sim
Saídas LVDS emuladas
Sim
Em conformidade com PCI de 32 bits, 66 MHz
1
Acionadores de Schmitt
Sim
Taxa de variação programável
Sim
Resistores pull-up programáveis
Sim
Pinos GND programáveis
Sim
Saídas open-drain
Sim
Bus-hold
Sim

Especificações de encapsulamento

Opções de encapsulamento
F256, F324, T144
Tamanho do pacote
17mm x 17mm, 19mm x 19mm, 22mm x 22mm

Informações complementares