Coleção de produtos
CPLD MAX® V
Status
Launched
Data de introdução
2010
Litografia
180 nm

Recursos

Elementos lógicos (LE)
40
Equivalent Macrocells
32
Pin-to-pin Delay
7.5 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
Sim

Recursos

Internal Oscillator
Sim
Fast Power-on Reset
Sim
Boundary-scan JTAG
Sim
JTAG ISP
Sim
Fast Input Registers
Sim
Programmable Register Power-up
Sim
JTAG Translator
Sim
Real-time ISP
Sim
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
I/O Power Banks
2
Maximum Output Enables
54
LVTTL/LVCMOS
Sim
Emulated LVDS Outputs
Sim
Schmitt Triggers
Sim
Programmable Slew Rate
Sim
Programmable Pull-up Resistors
Sim
Programmable GND Pins
Sim
Open-drain Outputs
Sim
Bus Hold
Sim

Especificações de encapsulamento

Opções de encapsulamento
M64, E64
Tamanho do pacote
4.5mm x 4.5mm, 9mm x 9mm

Informações complementares

URL de informações adicionais