Coleção de produtos
CPLD MAX® V
Status
Launched
Data de introdução
2010
Litografia
180 nm

Recursos

Elementos lógicos (LE)
40
Macrocells equivalentes
32
Atraso de pino a pino
7.5 ns
Memória flash do usuário
8 Kb
Lógica convertível em memória
Sim

Recursos

Oscilador interno
Sim
Reset e inicialização rápidos
Sim
Boundary-scan JTAG
Sim
JTAG ISP
Sim
Registros de entrada rápidos
Sim
Inicialização de registro programável
Sim
JTAG Translator
Sim
ISP em tempo real
Sim
E/S MultiVolt†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V
Bancos de energia de E/S
2
Máximo permitido pela saída
54
LVTTL/LVCMOS
Sim
Saídas LVDS emuladas
Sim
Acionadores de Schmitt
Sim
Taxa de variação programável
Sim
Resistores pull-up programáveis
Sim
Pinos GND programáveis
Sim
Saídas open-drain
Sim
Bus-hold
Sim

Especificações de encapsulamento

Opções de encapsulamento
M64, E64
Tamanho do pacote
4.5mm x 4.5mm, 9mm x 9mm

Informações complementares