Coleção de produtos
FPGA Stratix® V GS
Status
Launched
Data de introdução
2010
Litografia
28 nm

Recursos

Elementos lógicos (LE)
457000
Módulos de lógica adaptativa (ALM)
172600
Registros do Módulo de Lógica Adaptativa (ALM)
690400
Circuitos de malha fechada por fase de E/S e Malha (PLLs)
24
Memória máxima integrada
44.27 Mb
Blocos de processamento de sinal digital (DSP)
1590
Formato de Processamento de sinal digital (DSP)
Multiply and Accumulate, Variable Precision, Fixed Point (hard IP)
Controladores de memória f[isica
Não
Interfaces de memória externa (EMIF)
DDR3, DDR2, DDR, QDR II, QDR II+, RLDRAM II, RLDRAM 3

Especificações de E/S

Número máximo de E/S do usuário
696
Suporte para Padrões de E/S
3.0 V LVTTL, 1.2 V to 3.0 V LVCMOS, SSTL, HSTL, HSUL, Differential SSTL, Differential HSTL, Differential HSUL, LVDS, Mini-LVDS, RSDS, LVPECL, BLVDS
Pares máximos de LVDS
348
Máximo de transceptores de NRZ (Non-Return to Zero)
36
Taxa de dados máxima de NRZ (Non-Return to Zero)
14.1 Gbps
IP Definitiva do Protocolo do transceptor
PCIe Gen3

Especificações de encapsulamento

Opções de encapsulamento
F1152, F1517

Informações complementares