Intel® SoC FPGA Centro de desenvolvedores Bare-metal

1. Pré-requisitos

Crie sua conta My Intel

• Crie sua conta My Intel a partir da página Minha Intel (My Intel).
• Sua conta Minha Intel permite que você registre solicitações de serviço, inscreva-se para aulas, download de software, recursos de acesso, cursos de treinamento e muito mais.

Considerações de projeto

O que é Bare-metal?

• O Bare metal representa as interfaces de registro e os recursos de hardware reais do sistema do processador.
  
• O bare metal development usa um ambiente de tempo de execução de software que não usa um SO ou um RTOS.
• Em configurações bare-metal, o HPS do SoC FPGAs pode ser usado. A Intel oferece HWLIBs que consistem em APIs de alto nível e macros de baixo nível que permitem que você exerça a maioria dos periféricos de HPS.

Por que bare-metal?

• As vantagens de usar uma abordagem bare-metal são:
• Controle absoluto do hardware
• Maior eficiência
• Tamanho mínimo (flash e pegada de memória)
• Não há dependência de outros códigos-fonte ou bibliotecas
• Mais fácil de provar formalmente a correção e realizar análise de cobertura de código
• Outras razões para escolher o desenvolvimento de bare metal são:
• É necessário executar a criação de placa e focar em um único periférico de cada vez
• É necessário reutilização do código legado existente que já está desenvolvido como bare-metal
• Falta de experiência com um SO ou RTOS

Considerações sobre Bare-metal

Para desenvolver uma aplicação bare metal para o HPS, você deve estar familiarizado com o desenvolvimento de recursos de tempo de execução para garantir que sua aplicação faça uso eficiente dos recursos disponíveis em seu subsistema de CPU. Exemplos do que pode ser necessário são os seguintes:

• Conhecimento aprofundado da plataforma de hardware
  
• Desenvolvendo recursos de tempo de execução para gerenciar o processo entre o núcleo e o subsistema de cache, se você quiser utilizar plenamente o subsistema da CPU, uma vez que uma aplicação típica de bare metal usa apenas um único núcleo
• Desenvolvendo recursos para gerenciar e programar processos, lidar com comunicações entre processos e sincronizar eventos dentro de sua aplicação

Se o seu projeto programado não permitir esforços que possa levar para se familiarizar com os pontos acima, é recomendável que você considere usar uma solução comercial linux* ou RTOS.

Diagrama de fluxo de projeto

O diagrama de fluxo de projeto típico para o desenvolvimento bare-metal é mostrado abaixo:

Um resumo do fluxo é o seguinte:

• Comece com um projeto de hardware, que inclui:
• Configuração do HPS: configurações de clock, multiplexação e configuração dos pinos, configurações de DDR, periféricos conectados, e assim por diante.
• FPGA conteúdo da malha: núcleos de IP instanciados na FPGA e FPGA pinos, controlador de memória e configuração de loop bloqueado por fase (PLL)
• O projeto de hardware é compilado com as ferramentas Intel® FPGA Complete Design Suite, que geram os seguintes arquivos:

• Arquivo SOF: usado para configurar a malha FPGA através de vários métodos — programador externo, flash externo, carregador de inicialização HPS ou até mesmo aplicativo HPS
• Handoff: contém informações usadas pelo Gerador de bootloader de segundo estágio para criar o bootloader que será usado no HPS
• Arquivo SOPCINFO: pode ser usado para criar automaticamente arquivos de cabeçalho com os FPGA endereços IP soft
• Arquivo SVD: contém informações sobre os FPGA registros de IP soft para que o depurador arm* Development Studio 5* (DS-5*) Intel SoC FPGA Edition possa exibi-los em um formato amigável durante a depuração
• O usuário grava código fonte personalizado, com o auxílio dos HWLIBs e, potencialmente, usando os arquivos do cabeçalho de endereço IP FPGA
• O usuário compila a aplicação bare-metal com o auxílio de compiladores bare-metal
• O usuário depura o aplicativo bare-metal usando oARM DS-5 Intel SoC FPGA Edition

2. Primeiros passos

Selecione a placa de destino

• Recomendamos iniciar seu desenvolvimento em um Kit de desenvolvimento SoC fornecido pela Intel porque os exemplos de bare metal iniciais são direcionados para serem executados nessas placas.
• Para ver as placas SoC FPGA disponíveis, acesse Intel® FPGA Placas.

Instale Intel SoC FPGA EDS

• O Intel SoC FPGA EDS oferece ferramentas essenciais necessárias para todo o desenvolvimento FPGA de SoC, incluindo bare metal. Consulte as Ferramentas e software embarcado para obter Intel® SoC FPGA para obter mais detalhes.
• Baixe o Intel® SoC FPGA Embedded Development Suite (SoC EDS) Pro Edition no Centro de download FPGA.
• Processo de instalação e instalação das ferramentas para EDS Intel SoC FPGA.
• Se a Arm DS-5 Intel SoC FPGA Edition for usada para depuração e/ou rastreamento de aplicações bare-metal, você precisará obter uma licença. A licença é geralmente incluída com a compra do kit de desenvolvimento Intel SoC FPGA. Consulte as Instruções de configuração da licença do guia do usuário Intel® SoC FPGA Embedded Development Suite (SoC EDS).

Selecione Ferramentas de Criação

• O Intel SoC FPGA EDS oferece as seguintes ferramentas de compilação bare-metal:
• Intel SoC FPGA versão do Mentor CodeSourcery — baseado em GCC, sem necessidade de licença
• Arm Compiler 5 — licença incluída com a licença Intel SoC FPGA EDS
• Outros conjuntos de ferramentas de construção destinados a plataformasARm podem ser usados — acesse o ecossistema para dispositivos de Intel® FPGA e Intel® SoC FPGA.
• Os projetos de exemplo de primeiros passos estão disponíveis para os compiladores GCC e ARMCC fornecidos como parte do Intel SoC FPGA EDS.

Selecione Ferramentas de depuração e rastreamento

• O Intel SoC FPGA EDS inclui oARM DS-5 Intel SoC FPGA Edition, que suporta totalmente a depuração e rastreamento de programas bare metal – uma licença necessária
• Os projetos de exemplo que estão sendo iniciados estão usando oARM DS-5 Intel SoC FPGA Edition para depuração e rastreamento

Exerça a aplicação Getting Started

• Uma amostra de aplicação iniciada está disponível para os dispositivos Cyclone V, Arria V e Intel® Arria® 10, compatíveis com compiladores ARMCC e GCC.
• Os exercícios de amostra de aplicativo são os seguintes
• HPS SDRAM, MMU, caches,
• Temporizadores de HPS, interrupções
• Pontes de HPS para FPGA
• IP soft FPGA: SysID
• FPGA interrupções
• Encontre a documentação e os downloads para a versão de que você precisa sobre Rocketboards.org no tópico SoCEDS e Arm Development Studio.

3. Criar seu próprio projeto

Tipos de projetos bare-metal

Há dois tipos diferentes de projetos que podem ser gerenciados pela Arm DS-5 Intel SoC FPGA Edition:

• Projetos baseados em Makefile: o projeto é gerenciado editando manualmente o makefile, e o ARM DS-5 Intel SoC FPGA Edition simplesmente chama de "fazer tudo" e "limpar" nesse makefile para construir e limpar seu projeto, respectivamente.
  
• Projetos baseados em plugin: OArm DS-5 Intel SoC FPGA Edition gerencia completamente seu projeto, incluindo arquivos para compilar, opções de compilador, construção e limpeza.

A vantagem de um projeto baseado em makefile é que ele pode invocar qualquer outra ferramenta, não apenas o compilador bare-metal, oferecendo assim mais flexibilidade. A única vantagem de usar um projeto baseado em plugin é que as configurações são facilmente acessíveis na interface gráfica ARM DS-5 Intel SoC FPGA Edition, em vez de editar o makefile com um editor de texto.

Método recomendado para criar seu próprio projeto

Recomendamos começar a usar o script fornecido para criar automaticamente seu projeto baseado em plugin ou baseado em makefile .

O script executa as seguintes ações:

• Criar pasta do projeto
• Crie o arquivo do projeto C, com todas as configurações de compilação necessárias
• Crie um arquivo simples main.c que simplesmente imprima uma mensagem de "hello world"
• Traga todos os arquivos HWLIBs relevantes
• Crie o arquivo system.h com os endereços básicos dos periféricos de malha FPGA (requer que o software Intel® Quartus® Prime seja instalado primeiro, caso contrário, esta etapa será ignorada)
• Crie uma configuração de depuração para depuração do aplicativo
• Crie uma configuração de depuração para executar o bootloader [opcional]
• Crie um launcher de ferramenta externa para configurar FPGA malha a partir do Arm DS-5 Intel SoC FPGA Edition [opcional]
• Crie um launcher de ferramenta externa para reinsererção do arquivo system.h quando necessário [opcional]

Observe que todos os projetos de introdução descritos na seção Getting Started foram criados usando este método.

Métodos alternativos para criar seu projeto

Você também pode criar seus próprios projetos usando as seguintes alternativas:

• Opção 1: Crie manualmente um makefile e consulte o Arm* Development Studio* para Intel® SoC FPGA Edition para encontrar insruções para criar o projeto noARM DS-5 Intel SoC FPGA Edition como um projeto baseado em makefile . A criação manual do makefile está além do escopo deste guia e requer que você se familiarize com todas as ferramentas de construção e suas opções. Se um makefile for necessário, o método recomendado é usar o script fornecido para criá-lo.
  
• Opção 2: Crie manualmente um projeto baseado em plugin a partir do zero. Isso consiste em reproduzir manualmente o procedimento que o script fornecido segue para criar o projeto. Observe que o script oferece mais recursos e é o método recomendado para criar o seu projeto. Essa opção está documentada apenas para referência.
• Opção 3: Comece com um projeto existente e modifique-o para atender às suas necessidades. Isso pode ser feito especialmente para testes e experimentos curtos, mas este método não é recomendado.

4. Exemplos

Primeiros passos em aplicações bare-metal

Tabela A. Direcionando para placas de desenvolvimento De SoC Intel e exercício de atividades físicas:

• HPS SDRAM
  
• MMU HPS e caches
• Temporizador HPS, com interrupções
• IP FPGA: SysID e PIO — botões, comutadores dip (dual in-line package) e LEDs
• FPGA interrupções

Exemplos de Bare-metal incluídos com o Intel SoC FPGA EDS

Tabela B. Visando as Placas de desenvolvimento SoC Intel e disponível na <SoC FPGA pasta de instalação>\embedded\examples\software\:

Exemplos adicionais de bare-metal

Tabela C. Visando placas de desenvolvimento SoC Intel e disponível na página Exemplos de projeto, todos usando o compilador GCC:

Como implementar a execução em vigor (XIP) no FPGAs Cyclone V

Consulte a página de projeto de exemplo do Cyclone V QSPI XIP no Intel FPGA Wiki para obter instruções completas sobre como executar uma aplicação bare-metal a partir do flash QSPI.

Como inicializar aplicativos Bare-Metal no FPGAs Cyclone V

Consulte a Nota de Aplicação 709, capítulo Exemplos de inicialização para exemplos sobre como inicializar uma aplicação bare-metal do SoC Cyclone V de:

• SD/MMC
  
• QSPI
• FPGA

5. Recursos adicionais

Recursos de suporte

A ajuda está a apenas um clique! Os Recursos de Suporte fornecem recursos técnicos on-line, desde aulas de treinamento a exemplos de designs a fóruns, que o orientam em cada passo do processo de projeto.

Base de conhecimento

A base de conhecimentos oferece um vasto número de soluções de suporte, artigos de referência, mensagens de erro e guias de solução de problemas, e também é totalmente pesquisável.

Comunidade Intel

A Comunidade Intel é um site da comunidade que permite a colaboração entre usuários Intel FPGA. Confira as seções "Embedded Design Suite (EDS)" e "SoC Discussion". Use o mecanismo de pesquisa para encontrar o material relevante. Você também está encorajado a atualizar e contribuir.

Aulas de treinamento

A seguir estão as aulas de treinamento básicos que você pode fazer antes de iniciar seu desenvolvimento de bare-metal.

Guia do usuário do Learning -Intel SoC FPGA EDS

O Guia do usuário do SoC EDS é um documento fundamental que descreve todas as ferramentas e componentes Intel SoC FPGA EDS. É altamente recomendável revisar as seguintes seções relevantes para o desenvolvimento de bare metal:

Aprendizagem - Guias de primeiros passos Intel SoC FPGA EDS

Os Guias de primeiros passos do SoC EDS na Intel FPGA Wiki são um conjunto de instruções básicas fundamentais para ajudá-lo a começar facilmente com o EDS Intel SoC FPGA.

Documentação e recursos adicionais

Manuais técnicos de referência

Os manuais de referência técnicos contêm descrições detalhadas do hardware, incluindo o comportamento, endereços base, mapeamento de interrupção e registros de controle/status de todos os periféricos.

Páginas de documentação do SoC

As páginas de documentação do SoC convenientemente fornecem uma única localização para acessar toda a documentação SoC relevante, como manuais de referênciatecnéricos, fichas técnicas e notas de aplicação.

Recursos adicionais

Links relacionados

• Centro de desenvolvedores de software embarcado
• Recursos de suporte Intel® FPGA
• Ferramentas de desenvolvimento Intel® FPGA
• RocketBoards