DSP Builder for Intel® FPGAs
Visão geral
Recursos
Oferece facilidade de uso
- Realize migração de botão de projeto para o bloco de DSP rígido de ponto fixo e flutuante nas famílias de dispositivos Arria® 10, Stratix® 10 e Agilex™.
- Gerar projetos e scripts de verificação automaticamente para o Software de projeto Quartus® Prime, o Analisador de temporização, o Platform Designer e o Questa*-Intel® FPGA Edition.
- Gere tabelas de utilização de recursos para seus projetos sem a necessidade de uma compilação Quartus® Prime.
Reduz o tempo de sucesso do projeto
- Execute otimizações de síntese de alto nível, inserção e balanceamento de pipeline automático e mapeamento de hardware direcionado.
- Use uma restrição de clock do sistema especificada pelo designer para controlar a pipelining automática e o multiplex/dobrável de divisão de tempo.
- Acesse FFTs altamente configuráveis, FIRs e funções matemáticas avançadas.
- Importe RTL para seu ambiente MathWorks MATLAB/Simulink para co-simulação e geração de código.
- Construa arquiteturas personalizadas de unidade lógica aritmética (ALU) a partir de um projeto de taxa de dados plana com o ALU dobrável.
Comece agora
Pedido necessário de instalação:
- MathWorks MATLAB e Simulink.
- Software de projeto Quartus® Prime.
- DSP Builder for Intel® FPGAs!
Etapa 1
DSP Builder for Intel FPGAs requer software MathWorks. Saiba como adicionar sua licença de DSP Builder à sua instalação do MATLAB.
Entre em contato com a MathWorks para obter uma licença de software de teste de 30 dias.
Integração de ferramentas
Simulink (Mathworks)
O DSP Builder é interoperável com outros blocksets Simulink. Você pode usar o blockset simulink básico para criar bancadas de teste interativas que permitem comparar o comportamento do seu projeto de DSP Builder com um resultado de referência que você fornece.
Software de projeto Quartus® Prime
O DSP Builder permite que você crie datapaths de DSP de alta velocidade e alto desempenho com inserção automática de registrador de pipeline. Em seguida, você usa o software de projeto Quartus Prime para concluir o processo de síntese e lugar e rota para o seu dispositivo FPGA alvo.
Plataform Designer
O DSP Builder cria uma interface do conduíte e um arquivo de descrição de componentes (hw.tcl) para cada projeto. O DSP Builder cria uma interface mapeada de memória apenas se o projeto contiver blocos de interface ou blocos de memória externos. O DSP Builder também pode criar uma interface de transmissão Avalon®. O arquivo hw.tcl pode expor o barramento do processador para conexão no Platform Designer.
Software Questa*-Intel® FPGA Edition
Se o executável Questa estiver no seu caminho, você pode executar o simulador Questa no DSP Builder. O fluxo de bancada de testes automático gera e executa um script de teste que permite comparar os resultados da simulação de Simulink com a saída do simulador RTL que simula o HDL gerado.
Suporte
Documentação de suporte
Leia a documentação de DSP para obter mais informações.
Suporte ao licenciamento
Obtenha informações de suporte de licenciamento no Centro de Suporte ao Licenciamento Intel® FPGA.
Núcleos DSP IP
Navegue pelos IPs de DSP disponíveis.
Recursos adicionais
Fazer download
Obtenha o conjunto completo de ferramentas de projeto para Altera® FPGA.
Licenciamento
Descubra como obter um arquivo de licença, configurar uma licença, solucionar problemas de licença, ou alterar informações de licença.
Comprar
Encontre distribuidores locais que possam ajudar você na compra de software Altera® FPGA.
Treinamento
Esta página lista todos os cursos on-line e com instrutor atualmente disponíveis.