Este artigo contém informações sobre o cache L3 de um processador Intel® Xeon® escalável e por que o valor é maior que o cache L1.
Há uma diferença de memória de cache entre Intel® Xeon® processadores E5 e Intel® Xeon® escaláveis.
É esperada uma hierarquia de cache diferente. A hierarquia de cache foi alterada na arquitetura das famílias de processadores escaláveis mais Intel® Xeon® mais novas.
O que são as alterações na hierarquia de cache?
Em arquiteturas anteriores (como a família de processadores Intel® Xeon® E5 v4):
- O cache de nível médio (MLC ou também conhecido como L2) era de 256 KB por núcleo.
- O cache de último nível (também conhecido como L3) foi um cache incluído compartilhado com 2,5 MB por núcleo.
Na arquitetura da família de processadores escaláveis Intel® Xeon®, a hierarquia de cache foi alterada para fornecer uma MLC maior de 1 MB por núcleo e um MENOR LLC não incluído, não incluído, de 1,375 MB por núcleo. Uma MLC maior aumenta a taxa de sucesso na MLC, resultando em latência de memória mais baixa e também reduz a demanda na interconexão de malha e LLC. A mudança para um cache não incluído para o LLC permite a utilização mais eficaz do cache geral no chip em comparação com um cache inclusivo.
Para obter detalhes adicionais, consulte a seção Alterações de hierarquia de cache da Intel® Xeon® visão geral técnica da família de processadores escalonáveis.
