Informações sobre o comando "lscpu" do Linux não informam o AES-NI
Toda a documentação informa que As Novas Instruções avançadas do Advanced Encryption Standard (AES-NI) são suportadas pelo processador. No entanto, ele não está representado nos sinalizadores da cpu.
| Nota | O kit de desenvolvimento de plano de dados (DPDK) não é compilado. |
Veja uma saída de comando lscpu abaixo como exemplo (sem AES-IN na linha de Sinalizadores em negrito):
Arquitetura: x86_64
CPU op-mode(s): 32 bits, 64 bits
Pedido do byte: Endian pouco
CPU(s): 8
Lista de CPU on-line: 0-7
Thread(s) por núcleo: 2
Núcleos por soquete: 4
Soquete(s): 1
Nó(s) NUMA(s): 1
ID do fornecedor: GenuineIntel
Família de CPU: 6
Modelo: 63
Nome do modelo: CPU Intel® Xeon® E5-1630 v3 a 3,70GHz
Passo: 2
MHz da CPU: 1201.777
CPU máxima MHz: 3800.0000
MHz mínimo da CPU: 1200.0000
OoMIPS: 7399.67
Virtualização: VT-x
Cache L1d: 32K
Cache L1i: 32K
Cache L2: 256K
Cache L3: 10240K
CPU de nó NUMA0: 0-7
Bandeiras: fpu vme de pse tsc msr mce mce cx8 apic sep mtrr mca cmov pat pse36 clflush dts acpi mmx fxsr sse2 ss ht tm pbe sy sscall nx pdpe1gb rdtscp lm constant_tsc arch_perfmon pebs bts rep_good nopl xtopology nonstop_tsc aperf irrest ao pclmulqdq dtes64 monitor ds_cpl vmx smx est tm ssse3 sdbg fma cx16 xtpr pdcm pcid dca sse4_1 sse4_2 x2apic movbe popcnt tsc_deadline_timer xsol avx f16c rdrand lahf_lm abm epb invpcid_single ibrb stibp mereiro tpr_shadow vnmi flexpriority ept vpid fsgsbase tsc_adjust bmi1 avx2 smep bmi2 bmi2 cqm xsopt cqm_llc cqm_occup_llc dtherm ida a próxima pln pts
Veja se o modelo do processador está listado entre os que suportam o AES-NI. Para isso, acesse nossa Pesquisa avançada de especificações de produto. Se for, então, se a Intel® Processor Identification Utility(Versãoinicializável) não detectar ainda o AES-NI, entre em contato com o Suporte com este relatório de utilitário para diagnóstico.
