Começando com a segunda geração de processadores Intel® Core™ e processadores Intel® Xeon® série E3-1200 (codinome anterior: Sandy Bridge) e famílias de processadores posteriores, a microarquitetura Intel® apresenta uma estrutura microarquitetural chamada ICache decodificado (também chamada de Buffer de transmissão decodificado ou DSB).
Os caches ICache decodificados decodificaram instruções, chamadas microops (μops), saindo do pipeline de decodificação herdado. Na próxima vez que o processador acessar o mesmo código, o ICache decodificado fornece os μops diretamente, acelerando a execução do programa.
Em alguns processadores Intel®, há um erratum (SKX102) que pode ocorrer em condições microarquitetural complexas envolvendo instruções de salto que se estendem por limites de 64 byte (linhas de cache cruzado). Uma atualização de microcódigo (MCU) pode impedir esse erratum.
Para obter mais informações sobre este erratum, incluindo como obter a MCU e uma lista de famílias de processadores/série de números de processadores, consulte a publicação técnica Mitigações para o Código Condicional de Salto (PDF) de novembro de 2019
| Nota |
|