ID do artigo: 000073678 Tipo de conteúdo: Instalação e configuração Última revisão: 03/12/2014

Por que o arquivo c5gt_pro_goldentop.v no kit de instalação Cyclone® V GT inclui conexões de aterramento para o controlador de memória dura?

Ambiente

    Intel® Quartus® II Subscription Edition
    Controlador SDRAM DDR3 com UniPHY Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode ver uma discrepância entre os dois seguintes arquivos no kit de instalação Cyclone® V GT:

- c5gt_pro_goldentop.v
- c5gt_ddr3.v

Dentro do arquivo c5gt_pro_goldentop.v, você verá um barramento de 17 bits ddr3a_hmc_gnd para os pinos de aterramento necessários no controlador de memória dura.

O arquivo c5gt_ddr3.v não inclui este barramento. Esses pinos de aterramento são adicionados automaticamente ao arquivo de pinos durante a compilação pelo software Quartus® II e não são necessários no RTL.

 

 

Resolução

O barramento ddr3a_hmc_gnd de saída pode ser removido com segurança do arquivo c5gt_pro_goldentop.v.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® V GT

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.