Você pode ver esses erros, quando o design usa os canais do transceptor GXB no modo básico (direto de PMA) ou determinístico e os canais LVDS no modo soft-CDR.
Os erros estão relacionados ao conflito de compartilhamento de recursos de rede do clock PCLK entre os canais do transceptor GXB e os canais LVDS.
As seguintes soluções alternativas podem ser úteis:
1. Desligue a atribuição do sinal global do clock de interface do transceptor no Editor de Atribuição. Isso forçará o clock do transceptor a utilizar outros recursos de clock. Os clocks com ventoinha grande podem ter dificuldade em atender ao tempo. Você pode tentar fazer esta tarefa nos clocks com fanout menor para evitar tais problemas de sincronização.
2. Modifique a localização dos canais de transceptor afetados ou dos canais LVDS.
Se ele não resolver o problema, você poderá fazer uma solicitação de serviço em http://mySupport.altera.com