ID do artigo: 000073711 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual é a especificação de temporização de largura de pulso mínima do sinal claro assíncrono para o bloco de memória Cyclone III M9K (TM9KCLR)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A especificação de temporização de largura de pulso mínima do sinal claro as Cyclone síncrono para o bloco de memória M9K III (TM9KCLR) em todas as® categorias de velocidade são:

 

C6 = 371ps

C7 = 379ps

C8 = 378ps

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone® III

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.