ID do artigo: 000073738 Tipo de conteúdo: Solução de problemas Última revisão: 27/09/2016

Por que a atribuição padrão de E/S afeta a tensão vcCIO do banco vizinho não-usuário?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um erro de relatório de ajuste, uma atribuição padrão de E/S afetará a tensão vcCIO de seus bancos adjacentes não Stratix® dispositivos V sob todas as seguintes condições:

    - O padrão padrão de E/S é de 3,3V
    - O padrão de E/S que exige o VCCPD de 2,5V é atribuído a um banco de E/S
    - O banco de E/S acima compartilha o VCCPD com seu banco de E/S adjacente
    - O banco de E/S adjacente acima não é usado

    Neste caso, a tensão VCCIO do banco de E/S adjacente não usado inesperadamente mostra 1,2V no relatório de ajuste.

    Por exemplo, se você atribuir o padrão de E/S de 2,5V aos bancos de E/S 7A e 7B, quando o padrão padrão de E/S for 3,3V e os bancos de E/S 7C e 7D não for usado, a tensão vcCIO de 7C e 7D mostra 1,2V no relatório de ajuste.

    Como este é apenas o erro de relatório de ajuste, você pode ignorar o relatório e fornecer a tensão desejada adequada.

    Resolução

    Este problema é corrigido no software Quartus® II versão 13.0.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V E
    FPGA Stratix® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.