ID do artigo: 000073760 Tipo de conteúdo: Solução de problemas Última revisão: 10/05/2013

Transações de leitura do núcleo de IP RapidIO de back-to-back podem ser desativadas mais tarde do que o esperado

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Se um núcleo IP RapidIO que inclui uma entrada/saída Avalon-MM módulo de camada lógica escrava transmite várias leituras de back-to-back transações no link RapidIO e algumas dessas transações de leitura tempo de espera, o núcleo de IP pode não identificar e processar o tempo de espera para as transações mais recentes por um longo tempo. Este problema ocorre quando várias transações de leitura back-to-back são atribuídas ao mesmo tempo timestamp e várias transações com o mesmo tempo de tempo de espera não receber uma resposta no tempo esperado. O núcleo IP reconhece e processa as primeiras leituras dessa vez, mas pode não reconhecer que as leituras mais recentes têm tempo para fora até o contador de tempo livre de execução rola, aproximadamente quatro segundos depois.

Resolução

Este problema não tem solução.

Este problema é corrigido na versão 13.0 do RapidIO MegaCore Função.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.