Por que recebo avisos de análise de temporização ao compilar o compilador IP para PCI Express em Stratix IV?

Ao executar a análise de temporização do compilador IP para PCI Express^® no Stratix^® IV, você verá avisos relacionados ao arquivo SDC (Auto-generated Synopsys Design Constraint).

Para resolver cada aviso de restrição de análise de sincronização, siga a solução alternativa para o arquivo altera_pci_express.sdc listado abaixo.

[Aviso]
Aviso (332174): filtro ignorado em altera_pci_express.sdc(14): *refclk_export não pode ser compatível com uma porta ou pino ou registro ou guardião ou rede

[Solução alternativa]
Mudar altera_pci_express.sdc linha 14 a partir de
                create_clock -período "100 MHz" -nome {refclk_pci_express} {*refclk_export}
Para
                create_clock -período "100 MHz" -nome {refclk_pci_express} [get_ports PCIE_REFCLK]

[Aviso]
Aviso (332174): o filtro ignorado em altera_pci_express.sdc(18): *central_clk_div0* não foi compatível com um clock
Aviso (332174): o filtro ignorado em altera_pci_express.sdc(18): *_hssi_pcie_hip* não pôde ser compatível com um clock

[Solução alternativa]
Mudar altera_pci_express.sdc linha 18 a partir de
                set_clock_groups -exclusive -group [get_clocks { *central_clk_div0* }] -group [get_clocks { *_hssi_pcie_hip* }]
Para
                set_clock_groups -exclusive -group [get_clocks *central_clk_div0* ] -group [get_clocks *_hssi_pcie_hip* ]

Este problema não será corrigido em uma futura versão do software.