ID do artigo: 000073774 Tipo de conteúdo: Documentação e informações do produto Última revisão: 17/12/2015

Como o valor do divisor fracionário PLL é calculado pelo software Quartus II ao usar a megafunção Altera PLL?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O documento anexado descreve como o software Quartus® II calcula o parâmetro divison fracionado PLL, ao usar a megafunção Altera® PLL no modo fracionado e como você pode inserir esse valor na megafunção Altera PLL.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Cyclone® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.