ID do artigo: 000073802 Tipo de conteúdo: Solução de problemas Última revisão: 27/09/2011

Projetos cmu_pll_inclock_period incorretos Stratix II GX e Arria GX

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Para variações rapidIO que usam transceptores de alta velocidade em um dispositivo Stratix II GX ou Arria GX, o valor do transceptor cmu_pll_inclock_period é definido incorretamente.

A simulação e a compilação falham nas configurações afetadas.

Resolução

No nome da instância <RapidIO>_riophy_gxb.v, na atribuição ao alt2gxb_component.cmu_pll_inclock_period sinal, atribua o valor 106/<pll_inclk frequência> no lugar do valor incorreto.

Para propagar a mudança para o modelo de simulação funcional de IP, regenerar o modelo com o quartus_map comando. Consulte a solução alternativa para o erratum "O testbench de demonstração pode falhar para algumas variações rapidIO" para as opções de linha de comando adequadas.

Este problema será corrigido em uma versão futura do RapidIO Função MegaCore.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® II
FPGA Arria® GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.