ID do artigo: 000073810 Tipo de conteúdo: Solução de problemas Última revisão: 01/11/2013

Atualização da especificação de frequência máxima em EMIF

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Este problema afeta os produtos DDR2 e DDR3.

Interfaces DDR2 e DDR3 em Arria V GX/GT/SoC ou Cyclone V e dispositivos SoC podem ter problemas para alcançar o encerramento do tempo em determinadas frequências máximas.

Resolução

A solução alternativa para este problema é aplicar o adequado solução para sua configuração, conforme descrito abaixo. (O indicado os desempenhos se aplicam apenas às topologias de componentes; Configurações DDR2 DIMM não são afetadas e as configurações DIMM DDR3 não são suportadas.)

Especificação de frequência máxima do SDRAM DDR2 EMIF Atualização para Arria V GX/GT/SoC ou dispositivos Cyclone V e SoC

  • Para Arria V GX, -C5 speed grade interfacing com um componente SDRAM DDR2 com 2 seleções de chip usando controlador de memória dura a 350 MHz: Atualize o componente DDR2 DDR2 de 400 MHz para um componente DDR2 SDRAM de 533 MHz para alcançar uma frequência de interface de 333 MHz.
  • Para Arria V GX, -C5 speed grade interfacing com um componente SDRAM DDR2 com 1 chip selecionado usando memória dura controlador a 400 MHz: Atualize o componente DDR2 DDR2 de 400 MHz para um componente DDR2 SDRAM de 533 MHz para atingir a frequência máxima especificada. * Se você experimentar falha de sincronização com esta configuração na versão 13.0 SP1 DP5, faça uma solicitação de serviço para Altera. Esta especificação é suportado na versão 13.1.
  • Para Arria V GX/GT, -I5 velocidade de dispositivo interfacing com um componente SDRAM DDR2 com 1 chip selecionado usando memória dura controlador a 400 MHz: Atualize o componente DDR2 DDR2 de 400 MHz para um componente DDR2 SDRAM de 533 MHz para atingir a frequência máxima especificada. * Se você experimentar falha de sincronização com esta configuração na versão 13.0 SP1 DP5, faça uma solicitação de serviço para Altera. Esta especificação é suportado na versão 13.1.

Especificação de frequência máxima do SDRAM DDR3/DDR3L EMIF Atualização para Arria V GX/GT/SoC ou dispositivos Cyclone V e SoC

  • Para Cyclone SoC V (SE/SX), velocidade -A7 intercalação de dispositivos de grau com um componente DDR3 ou DDR3L SDRAM, com 1 chip selecionado usando o controlador de memória dura HPS a 400 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada. * Se você experimentar falha de sincronização com esta configuração na versão 13.0 SP1 DP5, faça uma solicitação de serviço para Altera. Esta especificação é suportado na versão 13.1.
  • Para Cyclone V GX/E, -C6, dispositivo de velocidade de interfacção com um componente SDRAM DDR3 ou DDR3L, com 2 seleções de chip usando controlador de memória dura a 400 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada.
  • Para Cyclone V SoC (SE/SX/ST), grau de velocidade -I7 dispositivo interfacing com um componente DDR3 ou DDR3L SDRAM, com 1 chip selecionado usando o controlador de memória dura HPS a 400 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada.
  • Para Arria V GX/GT, -I3 velocidade de dispositivo interfacing com um componente SDRAM DDR3 ou DDR3L, com 1 chip selecionado usando hard controlador de memória a 533 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada.
  • Para Arria V GX, -C4 speed grade interfacing com um componente SDRAM DDR3 ou DDR3L, com 1 chip selecionado usando hard controlador de memória a 533 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada.
  • Para Arria V GX, dispositivo de velocidade C5 interfacing com um componente SDRAM DDR3 ou DDR3L, com 1 chip selecionado usando ambos controladores de memória mole ou dura a 533 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada e evitar a memória de execução interface em 425-449 MHz.
  • Para Arria V GX/GT, interfacing do dispositivo de nível de velocidade I5 com um componente SDRAM DDR3 ou DDR3L, com 1 chip selecionado usando ambos controladores de memória mole ou dura a 533 MHz: Atualize o componente DDR3 DDR3 de 533 MHz para um componente DDR3 DDR3 de 667 MHz para atingir a frequência máxima especificada e evitar a memória de execução interface em 420-449 MHz.

Este problema não será corrigido.

As soluções para especificações de frequência máxima foram atualizado no estimador de especificações de interface de memória externa.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.