ID do artigo: 000073835 Tipo de conteúdo: Documentação e informações do produto Última revisão: 10/10/2013

Como config_data é deslocada para o bloco de cadeia de varredura quando a reconfiguração dinâmica é usada na ALTDQ_DQS2 Megafunção?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O bit LSB será digitalizado primeiro no pino de dados de configuração, de bits LSB a MSB.

Essas informações serão atualizadas na próxima atualização do guia do usuário ALTDQ_DQS2 Megafunction.

Resolução

 

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.