ID do artigo: 000073861 Tipo de conteúdo: Instalação e configuração Última revisão: 18/09/2019

Por que o FPGA SDK para OpenCL versão 19.2 mostra falhas de RP (reconfiguração parcial) ao programar um kernel OpenCL usando dispositivos Stratix®10 de determinados sistemas host?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® FPGA SDK para OpenCL™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no SDK Intel® FPGA para OpenCL versão 19.2, você pode ver falhas de RP ao programar um kernel OpenCL usando dispositivos Stratix®10 de determinados sistemas host devido a um problema de DMA fora de ordem.

    Resolução

    Para resolver este problema, volte para o modo PIO PR

    1) Abra o arquivo localizado em linux64/driver/hw_pcie_constants.h

    2) substitua a linha que especifica o ACL_PR_DMA_VERSIONID a seguir:

    #define ACL_PR_DMA_VERSIONID 0xA0C7C1E6

    3) Depois, execute novamente a desinstalação aocl e a instalação do aocl para que o novo driver seja construído e implantado.

     

    Este problema está programado para ser corrigido em uma versão futura do Intel® FPGA SDK para software OpenCL.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.