O recurso de versão inicial de E/S para Arria®10 não é suportado na versão padrão do software SoC Embedded Design Suite (SoC EDS) versão 16.0.
Portanto, os campos peripheral_rbf_filename e core_rbf_filename na ferramenta de editor de bsp SoC EDS são acinzenados e substituídos por um único campo rbf_filename campo.
O fluxo inicial de liberação de E/S:
No fluxo inicial de liberação de E/S, todas as E/S são configuradas e a E/S compartilhada do HPS e o controlador de memória dura são lançados para que o HPS tenha acesso imediato a eles. Em um momento posterior, a malha FPGA é configurada e a E/S FPGA é lançada e disponível para o design do usuário.
Para habilitar o recurso de versão inicial de E/S no software SoC EDS versão 16.0, baixe os patches abaixo e siga as instruções no readme.txt.
Baixe o software SoC EDS versão 16.0 Patch 002 para Linux(.run)
Baixe o software Readme para SoC EDS versão 16.0 Patch 002 para Linux(.txt)
Baixe o software SoC EDS versão 16.0 Patch 004 para Linux(.run)
Baixe o software Readme para SoC EDS versão 16.0 Patch 004 para Linux(.txt)
Este recurso está programado para ser suportado em uma versão futura do software SoC EDS.