Devido a um problema no SDK Intel® FPGA para OpenCL versão 19.2, este erro pode ser visto ao compilar um kernel OpenCL voltado para a memória global heterogênea usando dispositivos Stratix 10® MX.
Este problema é corrigido a partir do Intel® FPGA SDK para software OpenCL versão 19.3.