ID do artigo: 000073891 Tipo de conteúdo: Solução de problemas Última revisão: 06/06/2019

O que é a tolerância de tempo de tempo de TX_CLK RGMII no datasheet do Cyclone® V do dispositivo?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na ficha técnica do dispositivo Arria® V, o valor mínimo/máximo para o período de TX_CLK não é fornecido na tabela de características de sincronização do Controlador de acesso de mídia Ethernet (EMAC) na seção de especificações do HPS.

Resolução

As especificações Tclk Min/Max estão abaixo como referência.

Símbolo

Descrição

Min

Typ

Max

Unidade

Tclk(1000Base-T)

TX_CLK período de clock

7.2

8.0

8.8

Ns

Este problema está programado para ser corrigido em uma versão futura da ficha técnica do dispositivo Cyclone® V/Arria® V.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.