Esse problema pode ser visto quando os usuários escolheram a configuração incorreta para captura de borda, impedindo assim que a interrupção seja acionado.
No núcleo de PIO (E/S paralela) Intel® FPGA IP, se a opção "Enable individual bit setting/clearing" (Habilitar configuração/limpeza de bits individual) estiver desativada, escrever qualquer valor para o registro de captura de borda limpará todos os bits no registrador. Esta é uma configuração padrão no modelo binário de contagem de Nios® II.
Por exemplo:
/* Redefina o registro de captura de borda. */
IOWR_ALTERA_AVALON_PIO_EDGE_CAP (BUTTON_PIO_BASE 0x0);
Quando a opção "Habilitar configuração/limpeza de bits individuais" é ativada, escrever um bit de 1 para um bit em particular no registro limpará apenas esse bit. Por exemplo:
/* Redefina o bit de registro de captura de borda 0 e o bit 1. */
IOWR_ALTERA_AVALON_PIO_EDGE_CAP (BUTTON_PIO_BASE 0x3);
Para contornar esse problema, escolha as configurações corretas para a opção "Ativar configuração/limpeza de bits individuais".
- Se habilitar a limpeza de bits para o registro de captura de borda for desativada, escrever qualquer valor para o registro de captura de borda limpará todos os bits no registrador.
- Se habilitar a limpeza de bits para o registro de captura de borda for ativada, escrever um bit de 1 para um bit em particular no registro limpará apenas esse bit específico.
A interface de usuário do núcleo PIO Intel® FPGA IP foi aprimorada na descrição com a opção "Enable individual bit setting/clearing", começando com o Intel® Quartus® Prime Pro/Standard Edition Software versão 21.1