ID do artigo: 000073918 Tipo de conteúdo: Solução de problemas Última revisão: 25/02/2021

Há problemas quando uma CPU host aciona a reconfiguração de chips completos via PCIe ou ao usar o CvP para Intel® Stratix® 10 dispositivos no software Intel® Quartus® Prime Pro Edition versão 20.3?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Avalon® -MM Intel® Stratix® 10 Hard IP para o núcleo PCI Express® IP no software Intel® Quartus® Prime Pro Edition versão 20.3, você pode ver os seguintes problemas:

1. OS BARs PCIe não são acessíveis após a configuração do núcleo na configuração por meio do design do Protocolo (CvP).

2. O sistema host trava e reinicia automaticamente quando a CPU host aciona a reconfiguração de chip completo via PCIe, como a Atualização remota do sistema (RSU) sobre PCIe.

Resolução

Este problema foi corrigido no software Intel® Quartus® Prime Pro Edition versão 20.4 e posterior.

Você também pode instalar o seguinte patch para o software Intel® Quartus® Prime Pro Edition versão 20.3, :

quartus-20.3-0.28-readme.txt

quartus-20.3-0.28-linux.run

quartus-20.3-0.28-windows.exe

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.