ID do artigo: 000073944 Tipo de conteúdo: Solução de problemas Última revisão: 15/03/2021

Por que FPGA configuração falha do HPS em dispositivos Intel® Stratix®10 SX quando eu configure os fluxos de bits da fase 2 no primeiro modo de inicialização do HPS?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 19.3, a configuração do bitstream core.rbf da fase 2 da HPS como parte de um primeiro modo de inicialização de HPS® pode falhar para projetos que visam Intel Stratix dispositivos 10 SX.

    Os seguintes erros podem ser vistos:

    fpga_manager fpga0: erro ao escrever dados de imagem para FPGA
    falha ao carregar a imagem de fpga
    OF: sobreposição: of_overlay_create: falha no notificador pré-aplicar (err=-110)
    create_overlay: falha ao criar sobreposição (err=-110)

     

     

    Resolução

    Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 20.2 e em diante.

    Para resolver este problema, baixe e instale o firmware mais recente do gerenciador de dispositivos para o software Intel® Quartus® Prime Pro Edition 21.1/21.2/21.3/21.4/22.1/22.2/22.3.

     

    As versões mais recentes do firmware do gerenciador de dispositivos estão disponíveis no seguinte link:

    Qual é o firmware mais recente de dispositivos Intel® Agilex™ e Intel Stratix®® 10 dispositivos?

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Intel® Stratix® 10 SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.